JPS5847454Y2 - 誤動作防止回路 - Google Patents
誤動作防止回路Info
- Publication number
- JPS5847454Y2 JPS5847454Y2 JP8639580U JP8639580U JPS5847454Y2 JP S5847454 Y2 JPS5847454 Y2 JP S5847454Y2 JP 8639580 U JP8639580 U JP 8639580U JP 8639580 U JP8639580 U JP 8639580U JP S5847454 Y2 JPS5847454 Y2 JP S5847454Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- terminal
- signal
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007257 malfunction Effects 0.000 title claims description 6
- 230000002265 prevention Effects 0.000 title claims 2
- 238000001514 detection method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
Description
【考案の詳細な説明】
本案は電源電圧の低下による誤動作を防止する回路に関
する。
する。
特に本案の目的とするところは中央演算処理装置等を用
いた処理回路例えばマイクロコンピュータによって制御
される各種の被制御部が電源電圧の低下によって生ずる
誤動作を防止しようとする点である。
いた処理回路例えばマイクロコンピュータによって制御
される各種の被制御部が電源電圧の低下によって生ずる
誤動作を防止しようとする点である。
例えば、この種の装置として従来から第1図に示すよう
なものが知られている。
なものが知られている。
こい種の装置では、コンピュータ1の端子11から出力
される制御m音信号はロウまたはバイレベルのパルス性
ハ2値符号で表わされる。
される制御m音信号はロウまたはバイレベルのパルス性
ハ2値符号で表わされる。
したがって、この指令信号に基づく被制御部2の動作を
維持しておくためには、一般にRSフリップフロップ回
路3を介してから被制御部2を作動させている。
維持しておくためには、一般にRSフリップフロップ回
路3を介してから被制御部2を作動させている。
このRSフリップフロップ回路3はコンピュータ1の端
子11から出力される指令信号がR端子に入力されるこ
とによって、その出力端子Q、Qのモードを反転させる
が、この反転動作の方法としてR端子に入力される指令
信号がロウレベルであるときに行なうアクティブロウタ
イプと、バイレベルであるときに行なうアクティブバイ
タイプとがある。
子11から出力される指令信号がR端子に入力されるこ
とによって、その出力端子Q、Qのモードを反転させる
が、この反転動作の方法としてR端子に入力される指令
信号がロウレベルであるときに行なうアクティブロウタ
イプと、バイレベルであるときに行なうアクティブバイ
タイプとがある。
後述する本案はいずれのタイプであっても適用できるが
、一般にこの種の回路はアクティブロウタイプで構成さ
れるので、ここでは説明の便宜上、以下このタイプの回
路で説明する。
、一般にこの種の回路はアクティブロウタイプで構成さ
れるので、ここでは説明の便宜上、以下このタイプの回
路で説明する。
コンピュータ1と被制御部2は例えば8V以上の第1の
電圧VCで動作し、この第1の電圧VCの変動を検知す
る検知回路4および、RSフリップフロップ回路3にセ
ット信号を送出するセット回路5、コンピュータ1のセ
ルフリセット回路6は、一般にこのVCより低い例えば
5Vの第2の電圧で動作するよう構成されている。
電圧VCで動作し、この第1の電圧VCの変動を検知す
る検知回路4および、RSフリップフロップ回路3にセ
ット信号を送出するセット回路5、コンピュータ1のセ
ルフリセット回路6は、一般にこのVCより低い例えば
5Vの第2の電圧で動作するよう構成されている。
したがって、第1の電圧vcはコンピュータ1の端子1
2と被制御部2の端子21と、検知回路4の端子41と
にそれぞれ印加される。
2と被制御部2の端子21と、検知回路4の端子41と
にそれぞれ印加される。
ところで、検知回路4はコンパレータ42によッテ構成
され、このコンパレータ42は■端子に印加される基準
電圧に対して、e端子に印加される第1の電圧vcの変
動分を監視している。
され、このコンパレータ42は■端子に印加される基準
電圧に対して、e端子に印加される第1の電圧vcの変
動分を監視している。
このコンパレータ42は例えばVCが8V以下になると
■の直流電圧の信号を出力し、セルフリセット回路6の
トランジスタ61をオンとし、セルフリセット回路6は
コンピュータ1の端子13にリセット信号を送出する。
■の直流電圧の信号を出力し、セルフリセット回路6の
トランジスタ61をオンとし、セルフリセット回路6は
コンピュータ1の端子13にリセット信号を送出する。
一方、RSフリップフロップ回路3は型際が投入され第
1と第2の電圧が印加されると、出力端子Qをハイレベ
ルにQをロウレベルのモードに切間設定される。
1と第2の電圧が印加されると、出力端子Qをハイレベ
ルにQをロウレベルのモードに切間設定される。
したがって、被制御部2のトランジスタ22はオフ状態
となる。
となる。
この被制御部2はここでは例えばブザー23、発光ダイ
オード24で形成される警報回路を例示している。
オード24で形成される警報回路を例示している。
その結果、コンピュータ1は所定のルーティンに従って
端子11にロウレベルの指令信号を出現させたとき、R
SSフリップフロラ回路3の出力端子Q、Qのモードは
上述の初期状態から反転し、被制御部2すなわち警報回
路が作動する。
端子11にロウレベルの指令信号を出現させたとき、R
SSフリップフロラ回路3の出力端子Q、Qのモードは
上述の初期状態から反転し、被制御部2すなわち警報回
路が作動する。
したがって、コンピュータ1の端子11には電源投入後
、常時ノ・イレベルの指令信号が現われることによって
、RSフリップ70ツブ回路3は上述の初期状態を維持
する。
、常時ノ・イレベルの指令信号が現われることによって
、RSフリップ70ツブ回路3は上述の初期状態を維持
する。
このような装置において、電源電圧すなわち第1の電圧
VCが8v以下に低下すると、検知回路4ハコンパレー
タ42がこれを検知してセルフリセット回路6を作動し
、コンピュータ1がリセットされてその機能を停止する
。
VCが8v以下に低下すると、検知回路4ハコンパレー
タ42がこれを検知してセルフリセット回路6を作動し
、コンピュータ1がリセットされてその機能を停止する
。
このとき、コンピュータ1の端子11はコンピュータ1
が機能を停止しただけで、依然ハイレベルの指令信号を
維持している。
が機能を停止しただけで、依然ハイレベルの指令信号を
維持している。
したがって、このときにはRSSフリップフロラ回路3
は初期状態を維持している。
は初期状態を維持している。
しかしながら、電源電圧すなわち第1の電圧VCがさら
に低下して5.5V以下いいかえれば、各部を駆動する
第2の電圧以下になると、コンピュータ1の端子11も
含めて他の図示しない出力ポートがすべてハイからロウ
レベルに落ちる。
に低下して5.5V以下いいかえれば、各部を駆動する
第2の電圧以下になると、コンピュータ1の端子11も
含めて他の図示しない出力ポートがすべてハイからロウ
レベルに落ちる。
その結果、RSフリップフロッグ回路3はその出力端子
Q、Qのモードを上述の初期状態から反転し、被制御回
路2すなわち警報回路が作動する。
Q、Qのモードを上述の初期状態から反転し、被制御回
路2すなわち警報回路が作動する。
このことは被制御回路2は所定のルーティンに従って作
動するものではなく、電源電圧の低下による誤動作とな
る。
動するものではなく、電源電圧の低下による誤動作とな
る。
このRSSフリップフロラ回路3のリセット状態は電源
電圧が復旧しても維持され、コンピュータ1の機能が電
源の復旧にともなって回復しても、破制薗回路2の作動
は維持される。
電圧が復旧しても維持され、コンピュータ1の機能が電
源の復旧にともなって回復しても、破制薗回路2の作動
は維持される。
本案はかかる欠点を検出回路4のコンパレータ42を活
用することによって若干ハセット回路5の改良によって
解決する。
用することによって若干ハセット回路5の改良によって
解決する。
すなわち、第2図において第1図と異なる点はセット回
路5にコンパレータ42の出力に応じてオン・オフする
トランジスタ51を設けた点で以下、本案を第2図実施
例図面に従って説明する。
路5にコンパレータ42の出力に応じてオン・オフする
トランジスタ51を設けた点で以下、本案を第2図実施
例図面に従って説明する。
ここで説明の便宜上第1図と同一もしくは同等部分には
同一符号を付し、その詳細な説明は省略する。
同一符号を付し、その詳細な説明は省略する。
第2図においてコンパレータ42は上述のように第1の
電圧VCが5.5V以下に低下すると、負の直流電圧信
号を出力し、これによってセット回路5のトランジスタ
51をオンとさせる。
電圧VCが5.5V以下に低下すると、負の直流電圧信
号を出力し、これによってセット回路5のトランジスタ
51をオンとさせる。
したがって、RSフリップフリップ回路3のS端子はロ
ウレベルのセット信号が与えられる。
ウレベルのセット信号が与えられる。
このセット信号が与えられるタイミングは、上述のコン
ピュータ1の端子11を含む出力ポートがロウレベルに
なる以前に設定される。
ピュータ1の端子11を含む出力ポートがロウレベルに
なる以前に設定される。
その結果、RSフリップフリップ回路3は、電源電圧の
Vsが低下して端子11よりロウレベルのリセット指令
信号が与えられても初期状態すなわちセット状態を維持
する。
Vsが低下して端子11よりロウレベルのリセット指令
信号が与えられても初期状態すなわちセット状態を維持
する。
したがって、出力端子Q、Qのモードは反転しないから
、被制御部2は電源電圧vcが低下しても作動しない。
、被制御部2は電源電圧vcが低下しても作動しない。
以上のように本案によれば、リセット状態で警報回路等
の被制御回路を動作させるフリップフロップ回路を有す
る装置であって、このフリップフロップ回路のリセット
入力端子に所定のルーティンに従って第1のリセット信
号を与え、供給されている電源電圧の低下によって第2
のリセット信号を発生する中央演算処理装置あるいはマ
イクロコンピュータ等の処理回路において、上記電源電
圧の変動を検知し、上記第2のリセット信号に先がけて
フリップフロップ回路のセット入力端子にセット信号を
与える回路を設けることによって、被制御部の誤動作を
防止してなるものである。
の被制御回路を動作させるフリップフロップ回路を有す
る装置であって、このフリップフロップ回路のリセット
入力端子に所定のルーティンに従って第1のリセット信
号を与え、供給されている電源電圧の低下によって第2
のリセット信号を発生する中央演算処理装置あるいはマ
イクロコンピュータ等の処理回路において、上記電源電
圧の変動を検知し、上記第2のリセット信号に先がけて
フリップフロップ回路のセット入力端子にセット信号を
与える回路を設けることによって、被制御部の誤動作を
防止してなるものである。
以上、本案をアクティブロウタイプのRSフリップ70
ツブ回路の例に従って説明してきたが、本案はこれに限
るものではない。
ツブ回路の例に従って説明してきたが、本案はこれに限
るものではない。
第1図は従来の回路を示す結線図、第2図は本案の一実
施例を示す結線図である。 3・・・フリップフロップ回路、1・・・処理回路、4
゜5・・・セット信号を与える回路。
施例を示す結線図である。 3・・・フリップフロップ回路、1・・・処理回路、4
゜5・・・セット信号を与える回路。
Claims (1)
- 【実用新案登録請求の範囲】 リセット状態で警報回路等の被制御回路を動作させるフ
リップフロップ回路と、 こいフリップフロップ回路のリセット入力端子に所定の
ルーティンに従って第1のリセット信号を与え、供給さ
れている電源電圧0低下によって第20リセツト信号を
発生する中央演算処理装置等の処理回路と、 前記電源電圧の変動を検知し、前記第2リセツト信号に
先がけて前記フリップフロップ回路のセット入力端子に
セット信号を与える回路とを備えた誤動作防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8639580U JPS5847454Y2 (ja) | 1980-06-20 | 1980-06-20 | 誤動作防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8639580U JPS5847454Y2 (ja) | 1980-06-20 | 1980-06-20 | 誤動作防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5714229U JPS5714229U (ja) | 1982-01-25 |
| JPS5847454Y2 true JPS5847454Y2 (ja) | 1983-10-29 |
Family
ID=29448585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8639580U Expired JPS5847454Y2 (ja) | 1980-06-20 | 1980-06-20 | 誤動作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847454Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0390812U (ja) * | 1989-12-27 | 1991-09-17 |
-
1980
- 1980-06-20 JP JP8639580U patent/JPS5847454Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5714229U (ja) | 1982-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3725675A (en) | Power sequencing control circuit | |
| JPS6327117A (ja) | リセツト回路 | |
| JP3233318B2 (ja) | 論理回路 | |
| US4643558A (en) | Electronic power supply | |
| JPS6113250B2 (ja) | ||
| KR100495192B1 (ko) | 마이크로프로세서를갖는회로장치 | |
| KR930005745Y1 (ko) | 마이콤 오동작시 리셋트 회로 | |
| JPS6346660B2 (ja) | ||
| US20060097662A1 (en) | Low power ASIC circuit | |
| JP3166385B2 (ja) | 検出スイッチ | |
| US4855665A (en) | Status indicating circuit for paralleled switching power supplies | |
| JPH0421232Y2 (ja) | ||
| KR0127560Y1 (ko) | 메모리 백업장치 | |
| JPS5943778A (ja) | エレベ−タの制御装置 | |
| KR930002080Y1 (ko) | 부가 전원이 필요없는 카드리더용 솔레노이드의 구동회로 | |
| US4761617A (en) | Low power astable multivibrator | |
| JPS5930284A (ja) | チツプセレクト制御回路 | |
| JPH04291634A (ja) | マイコンの故障検知回路 | |
| KR890001096Y1 (ko) | 컴퓨터 주변장치의 초기화신호 발생회로 | |
| KR930001397Y1 (ko) | 워치독 회로 | |
| RU1810998C (ru) | Транзисторный ключ | |
| KR0138061Y1 (ko) | 일정 전압 공급 회로 | |
| KR920002026Y1 (ko) | 메모리 보호회로 | |
| JPH02107020A (ja) | ソリッド・ステート・リレー | |
| JP3158413B2 (ja) | アブソリュートエンコーダへの電源電圧供給装置 |