JPS5847668B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】 本発明は記憶部に記憶されたデイジタル信号を読み出し
再生し，ブラウン管等にアナログ信号として表示する表
示装置に関するもので、同時に記憶部の任意のアドレス
の内容を１．０等の文字表示を併用し、記憶内容を正逆
反転の表示をする際アナログ信号の正逆反転と同時に文
字表示部分を白黒反転表示し、データ表示が正表示が逆
表示かを容易に判断せしめることができるようにするこ
とを目的とする。

第１図は記憶部（メモリ）に記憶されたデイジタル信号
の内容をＸ−Ｙ方式でブラウン管に表示する装置を示す
ものである。

同図において１は入力端子２から加わる８系統の入力デ
ータのそれぞれを２５６ビットの容量で記憶し得るメモ
リ、３はアドレスカウンタ、４はブラウン管に記憶内容
を表示する際に、８系統のデータを順番１〜８まで順次
表示するための順列を作り送り出す選択のための８進カ
ウンタ、６はＹ軸発生器、７はＸ軸発生器、８はインバ
ータ、９〜１１は２人力ＮＡＮＤ回路、１２はメモリ１
の出力データ（８系統）の出力ライン、１３はクロツク
の入力される端子、１４はアドレスカウンタ３の出力ラ
イン、１５は８進カウンタ５の出力信号の生じるライン
、１６はアドレスカウンタ（２５６進）３のキャリイ信
号の生じるライン、１７はアドレスカウンタ３が２５６
カウントする毎にＸ軸発生器を制御するリセット信号、
１８はＹ軸発生器６に８系統のデータのどの系統を表示
するかによってステップ電圧を発生させる出力ライン、
１９は選択回路４によって選択されたメモリ１の正出力
信号の生じるライン、２０は同様に逆出力信号の生じる
ライン、２１は端子２２に加わる正逆反転表示制御信号
によって選択されたメモリ１の出力ライン、２３はＹ軸
発生器６の出力ライン、２４はＸ軸発生器７の出力ライ
ンである。

第３図はメモリアドレス（ＡＤＲＳ）Ｏ番地からｎ番地
（ここではｎ二２５５）までのそれぞれの番地における
メモリ１の記憶内容およびＸ軸発生器７の出力信号との
関係を示す。

同図においてａは正逆反転表示制御信号がＨＩＧＨで正
表示の場合のメモリ１の出力信号、Ｃは同様に逆表示の
場合のメモリ１の出力信号、ｂはメモリアドレス、ｄは
Ｘ軸発生器γの出力信号を示している。

次に動作を謂明する。

今、メモリ１が読み出し状態であるならば、クロックに
よってアドレスカウンタ３は第３図ｂに示すようにＯ番
地からｎ番地まで（ここではｎは２５５番地）まで順次
送られる。

それぞれのアドレスカウンク３の内容に相当するメモリ
１の番地の内容が８系統同時に出力され選択回路４に送
られる。

ここで８進カウンク５の内容がＯであるならば、選択回
路４は第１番目の系統のメモリ１の記憶内容を選択し、
ライン１９．２０を介して正、逆出力信号を送る。

ここで正逆反転表示制御信号がＨＩＧＨであるならば、
ゲート９によって正出力が選択され、Ｙ軸発生器６に送
られる。

ここでアドレスカウンタ３の内容がＯ〜２５５まで進む
と次のクロツクによってもとの０にもどる。

つまりこれで第１系統のメモリ１の内容が総て読み出さ
れたことになる。

アドレスカウンタ３の内容がＯから次の周期の０になる
までがＸ軸発生器７の出力の１周期となる（第３図に示
す鋸歯状波出力）。

アドレスカウンク３が１周期する毎にキャリイ信号が出
力され８進カウンタ５の内容はｌ加算され第２番目の系
統のメモリ１の内容が選択回路４によって選択され、以
下同様に８番目の系統まで進み、８番目の系統が終了す
るとキャリイ信号によって８進カウンタ５の内容はＯに
もどり８系統のメモリ１の内容が総て読み出されたこと
になる。

アドレスカウンタ３の１周期毎の出力信号はその都ｌｉ
Ｘ軸発生器７を初期状態にリセットする。

正逆反転が選択されたメモリ１の出力と８進カウンタ５
の出力の合計４ラインが、４ビットのＤ／Ａ変換器によ
って構成されるＹ軸発生器６に送られ、階段波の出力信
号が作られる。

このＸ，Ｙ信号によってブラウン管上にメモリ１の内容
を表示した例を第２図に示す。

第２図Ａはメモリ１の正信号が表示された例である第２
図Ｂは逆転表示された例である。

このような正逆反転表示は特にデイジタル機器の信号を
伝送する場合にその信号を、メモリ１に記憶し動作を解
析する場合等において、信号伝送の正確さの上で信号“
あり′゛、すなわちＨＩＧＨの時に逆転してＩｆ＄Ｗの
信号に直して伝送されることが多い（伝送ラインのノイ
ズマージンより）ため、記憶内容を再生し、前記ブラウ
ン管等に表示し解析する場合にもとの信号゛あり″すな
わちＨＩＧＨになるように逆転して表示した方が都合が
よく、よく使われる手法である。

しかしながら、第３図に示すように従来例では正逆反転
表示がいずれであるかきわめて判断が困難であった。

本発明はかかる欠点を除いた正逆転表示の行なえる表示
装置を提供するもので、以下にその実施例について謂明
する。

第４図において、３１は端子３２に加わる８系統の入力
データのそれぞれを２５６ビットの容量で記憶し得るメ
モリ、３３はアドレスカウンタ、３４はブラウン管に表
示内容を表示する際に、８系統のデータを順番１〜８ま
で順次表示するための順列を作り送り出す選択回路、３
５は順列選択のための８進カウンタ、３６はＹ軸発生器
、３７はＸ軸発生器、３８はインバーク、３９〜４１は
２人力ＮＡＮＤ回路、４２はメモリ３１の出力テ゛ータ
（８系統）、４３はクロツクの入力端子、４４はアドレ
スカウンタ３３の出力ライン、４５は８進カウンタ３５
の出力ライン、４６はアドレスカウンタ３３（２５６進
）のキャリイ信号の生じるライン、４７はアドレスカウ
ンタ３３が２５６カウントする毎にＸ軸発生器３７を制
御するリセット信号の生じるライン、４８はＹ軸発生器
３６に８系統のデータのどの系統を表示するかによって
ステップ電圧を発生するための８進カウンタ３５の出力
ライン、４９は選択回路３４によって選択されたメモリ
３０の正出力信号の生じるライン、５０は同様に逆出力
信号の生じるライン、５１は正逆転表示制御信号によっ
て選択されたメモリ３１の出力ライン、５２はＹ軸発生
器３６の出力ライン、５３はＸ軸発生器３７の出力ライ
ン、５４はメモリ３１の任意のアドレスを外部から設定
するためのアドレス設定信号の入力端子である。

５５は、外部から設定されたアドレスと、アドレスカウ
ンク３３との一致をとる一致回路、５６は一致信号の生
じるライン、５７は一致信号が発生した時点でのメモリ
３１の内容をラッチするラッチ回路、５８はラッチ回路
５７でラッチしたメモリ３１のアータの生じるライン、
５９は文字発生回路およびＺ軸発生器、６０はＺ軸発生
器の出力ラインである。

６１は正逆反転表示制御信号の加わる端子である。

第３図はまた第４図に示した実施例とも共通するもので
メモリアドレスＯ番地からｎ番地（ここではｎ＝２５５
）までのそれぞれの番地におけるメモリ３１の記憶内容
およびＸ軸発生器３７の出力信号との関係を示す。

第３図ａは正逆反転制御信号がＨＩＧＨで正表示の場合
のメモリ３１の出力信号、Ｃは同様に逆表示の場合のメ
モリ３１の出力信号、ｄはライン５３の出力信号．，ｅ
はライン６０のＺ軸出力である。

次に動作を訝明する。

今．メモリ３１が読み出し状態であるならば、クロツク
によってアドレスカウンタ３３は第３図ｂに示すように
０番地からｎ番地まで（ここでｎは２５５番地）まで順
次送られる。

そのそれぞれのアドレスカウンタ３３の内容に相当する
メモリ３１の番地の内容が８系統同時に出力され３４に
送られる。

ここで８進カウンタ３５の内容が０であるならば、選択
回路３４は第１番目の系統のメモリ３１の記憶内容を選
択し、正、逆出力信号をライン４９ ．５０から出力す
る。

ここで正逆反転表示制御信号がＨＩＧＨであるならば、
ゲート３９〜４１によって正出力が選択され、Ｙ軸発生
器３６に送られる。

これは第３図ａに示す信号である。

ここでアドレスカウンク３３の内容が０〜２５５まで進
むと次のクロツクによってもとのＯにもどる。

つまりこれで第１系統のメモリ３１の内容が総て読み出
されたことになる。

アドレスカウンク３３の内容がＯから次の周期のＯにな
るまでがＸ軸発生器３７の出力の１周期となる（第３図
ｄに示す鋸歯状波出力）。

アドレスカウンタ３３が１周期する毎にキャリイ１信号
が出力され８進カウンタ３５の内容は１加算され第２番
目の系統のメモリ３１の内容が選択回路３４によって選
択され、以下同様に８番目の系統まで進む。

この８番目の系統が終了するとキャリイ信号によって８
進カウンク３５の内容はＯにもどり８系統のメモリ３１
の内容が総て読み出されたことになる。

アドレスカウンタ３３の１周期毎の出力信号はその都度
Ｘ軸発生器３７を初期状態にリセットする。

正逆反転が選択されたメモリ３１の出力と８進カウンク
３５の出力の合計４ラインが４ビットのＤ／Ａ変換器に
よって構成されるＹ′軸発生器３６に送られる階段波の
出力信号が作られる。

このＸ，Ｙ信号によってメモリ３１の内容がブラウン管
にアナログ信号として表示される。

ここで、外部より任意のアドレスｍが設定されると、一
致回路５５はアドレスカウンク３３の内容がｍになった
時に第３図ｅに示す一致信号を発生する。

この一致信号はメモリ３１の内容をアナログ的に波形と
して表示されている間のｍ番地読み出し時点において、
Ｚ軸発生回路５９に送られ輝度変調信号としてブラウン
管のＺ軸へ送られ、その区間高輝度で表示する。

このＺ軸信号は８系統のメモリ３１の内容が読み出され
る各周期において同位置に発生することから、第５図の
表示例に示すように各系統の表示波形のｍ番目の読み出
し位置で高輝変で表示される。

さらに一致信号によってメモリ３１の読み出された８系
統のデータを（ｍ番地のデータがメモリ１から読み出さ
れた時点において）ラッチ回路２６にラッチする（第５
図において高輝区で表示されている時点のデータとなる
）。

ラッチされたデータはＺ軸発生器および文字表示回路５
９に送られ、８系統のデータをアナログ的に波形で表示
されるのと交互に文字表示される。

つまり文字表示と波形表示は交互に行なわれるが繰り返
し周期が目で観測して”ちらつき″が感じられない程度
で行なわれるため、あたかも同時に表示されているよう
に見える。

次に正逆反転表示制御信号がＬＯＷになるとメモリの逆
出力信号がＹ軸に送られるため波形のＨＩＧＨ，ＬＯＷ
が逆転して表示される。

同時にデータ表示の白黒反転表示がなされる。

第５図Ａは正表示例であり、Ｂは逆表示例を示す。

次に文字表示方法の例について述べる。

第６図はラスクースキャン方式によって文字を表示する
装置であり、７１はキャラクタジエネレータ、７２はキ
ャラクタジエネレータ７１のＸ方向のデータ、つまりキ
ャラクタジエネレータへのクロツクが１個入るごとに出
力されるデータ（例えば第７図に示す１４１に示す９、
〜９６のデータ）をラッチし、クロツクパルス１個毎に
シフトするシフトレジスク、７３はシフトレジスクが６
回シフト動作を行なった時に、キャラクタジエネレータ
７１の次の縦方向のデータを出力するためおよび、その
出力をシフトレジスク７２にロードするためのクロツク
を作るカウンク、７４はキャラクタジエネレーク７１の
縦方向の送りクロツクを計数し８個計数した時に、次の
文字コードをキャラクタジエネレータ７１に送るための
カウンタ、１５〜１７はＮＡＮＤデート、７８はインバ
ーク、７９はキャラクタジエネレーク７１の出力ライン
、８０は文字信号の正逆反転を制御する信号の加わるラ
イン、８１はシフトレジスタ７２によって順列が作られ
た文字信号の正出力の生じるライン、８２は負出力の生
じるライン、８３は正逆反転が制御された文字信号の生
じるライン、８４はリセット信号を生じるライン、８５
は文字コードの入力端子、８６はクロツクの入力端子、
８７はカウンタ７４の出カライン、８８はカウンタ７３
の出力ラインである。

なおキャラクタジエネレータ７１は第７図に示すように
６ Ｘ ８ｂｉｔ構成でｌ文字を構或するものとし、縦
・横各１行、１列は文字間スペースのためにデータが記
憶されていないものとする。

第８図においてａはライン８４に生じるリセット信号、
ｂは入力端子８６に加わるクロツク、Ｃはライン８８に
加わるクロツク、ｄはカウンタ７４の出力、ｅはゲート
７７の出力をそれぞれ示している。

次に動作を謂明する。

今時刻ｔ１においてリセット信号によって回路がリセッ
トされると、カウンタ７４の出力信号によって文字コー
ドがキャラクタジエネレータ７１に送られると同時にラ
イン８８のクロツク信号によって第７図の１４１に示す
横方向のデータがキャラクタジエネレータ７１より出力
される。

出力されたデータは同時にライン８８の信号によってシ
フトレジスタ１２にロードされる。

ロードされたデータは入力端子８６に加わったクロツク
により順次シフトされ、シフトレジスタ７２からは第８
図に示すタイムチャートに従って文字データが出力され
る。

なお第８図ｅは正出力が選択されている場合を示してい
る。

シフト動作が６回目にカウンタ７３より信号が出力され
、第７図に示す縦方向に１個送られｌ４２のデータがキ
ャラクタジエネレータ７１より出力される。

同様の動作を８回繰り返すとカウンタ７４より次の文字
を表示するためのパルスがライン８７へ出力される。

ライン８３に生じた信号はＺ軸に送られ、ＨＩＧＨ時に
輝度が光りＬＯＷ時に消える。

またブラウン管の横方向は第９図ａに示す鋸歯状波信号
によって得られる。

この鋸歯状波信号は横方向の文字数によって第９図の時
間ｔｋが制御される。

縦方向はカウンク７４の出力信号によって第９図ｂに示
す階段波が作られる。

なおライン８３の出力信号が正逆反転制御信号によって
逆の方向が選択されると第８図ｅに示す波形が反転する
から管面上では白黒反転して表示されることになる。

正逆反転の表示例を第５図Ａ，Ｈに示す。

ここでブラウン管にトリガ点のアドレスを文字表示する
例を述べたが、ＬＥＤ（７セグメント）表示を採用すれ
ば、より簡単な回路で目的を達或できることは明らかで
ある。

以上のように本発明によれば記憶内容の波形としての表
示を反転すると同時に、外部から設定し得る任意アドレ
スにおけるデータを文字表示すると同時に文字表示の白
黒反激を同時に行なうために、ブラウン管上の表示デー
タを見れば現在正表示か逆表示かが明確に判断しうるも
のである。

さらに外部から任意のアドレスが設定でき、波形上に高
輝変で表示すると共に、そのアドレスにおけるデータを
文字表示することから各系統のデータ相互間の関係を厳
密に解析したり、ごく細いデータの変化を明確に判断し
得るものである。

【図面の簡単な説明】

第１図は従来の表示装置の構成図、第２図Ａ，Ｂは従来
例による正逆反転表示状態を示す図、第３図は信号波形
図、第４図は本発明の一実施例による表示装置の構成図
、第５図は正逆反転表示例を示す図、第６図は文字表示
方式の原理的な構或図、第７図は表示ドットを示す図、
第８図および第９図は動作タイムチャートである。 ３１・・・・・・メモリ、３３・・・・・・アドレスカ
ウンタ、３４・・・・・・選択回路、５５・・・・・・
一致回路、５７・・・・・・ラッチ回路、５９・・・・
・・Ｚ軸発生器。

Claims (1)

【特許請求の範囲】
1. １ 記億部に記憶された１，０の内容を、その内容に従
   った擬似電圧として波形として表示する装置において、
   外部から任意の記憶アドレスを設定する手段と、設定さ
   れた任意アドレスと上記記憶部の記憶内容読み出し時に
   読み出しアドレスとが一致した時に一致信号を作る一致
   回路と、その一致信号により上記記憶部のデータをラッ
   チするラッチ回路と、記憶内容を波形として表示すると
   同時に、上記ラッチ回路の内容を文字表示する手段と、
   波形の正逆反転表示と共に文字データの正逆反転を同時
   に行なわしめる手段とを設けてなる表示装置。