JPS584857B2 - デ−タデンソウホウシキ - Google Patents
デ−タデンソウホウシキInfo
- Publication number
- JPS584857B2 JPS584857B2 JP50086933A JP8693375A JPS584857B2 JP S584857 B2 JPS584857 B2 JP S584857B2 JP 50086933 A JP50086933 A JP 50086933A JP 8693375 A JP8693375 A JP 8693375A JP S584857 B2 JPS584857 B2 JP S584857B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- data
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は比較的近距離にある送受信端局に適したデータ
伝送方式に関する。
伝送方式に関する。
近年、中央端末装置と複数のリモート端末装置を結ぶル
ープ状伝送路にデータを循回させ必要な端末でデータを
拾い上げるという、いわゆるデータハイウエイと称する
伝送方式が開発され、実用化され始めている。
ープ状伝送路にデータを循回させ必要な端末でデータを
拾い上げるという、いわゆるデータハイウエイと称する
伝送方式が開発され、実用化され始めている。
かかる方式において、一つのリモート端末装置には複数
の端末機が結合され、この複数の端末機との間でデータ
を吸い上げ、あるいはループ状伝送路からひろい上げた
データを送り込むための伝送が行われる。
の端末機が結合され、この複数の端末機との間でデータ
を吸い上げ、あるいはループ状伝送路からひろい上げた
データを送り込むための伝送が行われる。
そして従来、この種の伝送では信号、タイミング、制御
信号を２線で伝送するためにエンベロープを組むのが一
般的方式で、そのため送信側でのエンベロープ組立、受
信側での同期回路、エンベロープ分解等の複雑な手段を
要し、さらに受信側では地電位差の影響を無くすために
アースフリー回路が必要となり、そのための浮き電源が
必要となる。
信号を２線で伝送するためにエンベロープを組むのが一
般的方式で、そのため送信側でのエンベロープ組立、受
信側での同期回路、エンベロープ分解等の複雑な手段を
要し、さらに受信側では地電位差の影響を無くすために
アースフリー回路が必要となり、そのための浮き電源が
必要となる。
また、この場合には個々の装置で別々に発振器を持つた
め比較的規模の大きなものとなっていた。
め比較的規模の大きなものとなっていた。
また、信号、タイミング、制御信号を各々別線で伝送す
る方式では回線コストがかかり、一般的な既存ケーブル
を使用出来ない欠点があった。
る方式では回線コストがかかり、一般的な既存ケーブル
を使用出来ない欠点があった。
本発明はかかる欠点を除去した伝送方式を提供するもの
であるが、本発明の適用は前述のデータハイウエイ伝送
方式に限定されるものではない。
であるが、本発明の適用は前述のデータハイウエイ伝送
方式に限定されるものではない。
そして本発明方式は時間的に同じくして発生する三種類
の二値信号を合成して三値符号として伝送し受信側で互
いに逆方向に並列された二つのホトカプライダオード及
びトランジスタにより受信し、そのトランジスタ出力を
用いて該三種の二値信号を再生するようにしたことを特
徴とするものである。
の二値信号を合成して三値符号として伝送し受信側で互
いに逆方向に並列された二つのホトカプライダオード及
びトランジスタにより受信し、そのトランジスタ出力を
用いて該三種の二値信号を再生するようにしたことを特
徴とするものである。
以下、図面に従って本発明実施例を説明する。
第１図、第２図は本発明方式を適用した送信端回路、受
信端側回路である。
信端側回路である。
第３図は第１図におけるタイムチャートを、第４図は第
２図におけるタイムチャートを示す。
２図におけるタイムチャートを示す。
第１図の回路は三種の二値信号を合成して三値信号に変
換する回路である。
換する回路である。
今、三種の信号をデータ信号、タイミング信号、制御信
号とし各々ターミナルＴ１，Ｔ２，Ｔ３より入力すると
考える。
号とし各々ターミナルＴ１，Ｔ２，Ｔ３より入力すると
考える。
第１図で１，２はアンドゲート回路、３はオアゲート回
路、４，５は否定入力を有するアンドゲート回路及び６
はナンドゲート回路である。
路、４，５は否定入力を有するアンドゲート回路及び６
はナンドゲート回路である。
第１図のゲート回路で今ターミナルＴ１，Ｔ２，Ｔ３各
々に入力する信号が第３図Ｔ１，Ｔ２，Ｔ３で示す信号
を考えると、ターミナルＴ４，Ｔ５には各々第３図Ｔ４
，Ｔ５の信号が現われる。
々に入力する信号が第３図Ｔ１，Ｔ２，Ｔ３で示す信号
を考えると、ターミナルＴ４，Ｔ５には各々第３図Ｔ４
，Ｔ５の信号が現われる。
このことを更に詳細に説明する。
Ｔ１，Ｔ２，Ｔ３は同期して、アンドゲート回路１，５
、ナンドゲート回路６に入力する。
、ナンドゲート回路６に入力する。
すなわち、アンドゲート回路１にはＴ１とＴ３が入力し
、Ｔ３が“１”になるまで出力は“０”であるが、Ｔ３
が“１”になると、Ｔ１が“１”の時のみ出力が”１”
となる（第３図ＡＮＤ １）。
、Ｔ３が“１”になるまで出力は“０”であるが、Ｔ３
が“１”になると、Ｔ１が“１”の時のみ出力が”１”
となる（第３図ＡＮＤ １）。
又、ナンドゲート回路６にはＴ２とＴ３が入力し、両方
とも”゜１”以外の時出力ｅｉｊｔが得られる（第３図
ＮＡＮＤ６ ）。
とも”゜１”以外の時出力ｅｉｊｔが得られる（第３図
ＮＡＮＤ６ ）。
更にアンドゲート回路５にはＴ２とＴ３が入力し、Ｔ３
が”０”の時Ｔ２を反転した出力が得られる（第３図Ａ
ＮＤ５）。
が”０”の時Ｔ２を反転した出力が得られる（第３図Ａ
ＮＤ５）。
オアゲート回路３にはアンドゲート回路１と５の出力が
入力するため、その出力は第３図のＯＲ３で示す様にな
る。
入力するため、その出力は第３図のＯＲ３で示す様にな
る。
最後にオアゲート回路３とナンドゲート回路６の出力は
それぞれアンドゲート回路４，２に入力する。
それぞれアンドゲート回路４，２に入力する。
オアゲート回路３からアンドゲート回路４に入力する信
号は反転しているため、アンドゲート回路２，４からの
出力すなわちターミナルＴ４， Ｔ，夫々には信号Ｔ４
， Ｔ５が得られる。
号は反転しているため、アンドゲート回路２，４からの
出力すなわちターミナルＴ４， Ｔ，夫々には信号Ｔ４
， Ｔ５が得られる。
ここで、信号Ｔ４はＴ３力が“０”の間Ｔ２と同相の信
号となっており、Ｔ３力が“１”になるとＴ１が”０”
の時Ｔ２の立下りで”１”となる。
号となっており、Ｔ３力が“１”になるとＴ１が”０”
の時Ｔ２の立下りで”１”となる。
信号Ｔ５はこれと逆で、Ｔ３が”０”の間Ｔ２と逆相の
信号となつており、Ｔ３が“１”になるとＴ１が”１”
の時Ｔ２の立下りで”１”となる。
信号となつており、Ｔ３が“１”になるとＴ１が”１”
の時Ｔ２の立下りで”１”となる。
従って、Ｔ３が”０”の間のＴ２が出力され、Ｔ３が”
１”になるとＴ１における“ １”がＴ５として”０”
がＴ４として出力される。
１”になるとＴ１における“ １”がＴ５として”０”
がＴ４として出力される。
従ってターミナルＴ４，Ｔ５間には第３図（Ｔ４Ｔ５）
で示すように三値の合成信号が現われる。
で示すように三値の合成信号が現われる。
すなわち、ターミナルＴ４，Ｔ５に現われている２値の
信号は（０，０），（０，１），（１，０）のいずれか
の組合せで現われている。
信号は（０，０），（０，１），（１，０）のいずれか
の組合せで現われている。
ここでターミナルＴ４， Ｔ５には、抵抗を介して・正
の電圧Ｖｃが印加されているため、ターミナルＴ５を基
準としてターミナルＴ４を見ると、いいかえればＴ４−
Ｔ５の演算を考えると、（０．０）の組合せの時は”０
”、（１，ｏ）の組合せの時は”１”、（ ０，１）の
組合せの時は”−１”となる。
の電圧Ｖｃが印加されているため、ターミナルＴ５を基
準としてターミナルＴ４を見ると、いいかえればＴ４−
Ｔ５の演算を考えると、（０．０）の組合せの時は”０
”、（１，ｏ）の組合せの時は”１”、（ ０，１）の
組合せの時は”−１”となる。
これをターミナルＴ４， Ｔ５に接続された二線で受信
側に送出する。
側に送出する。
送られた三値信号は受信側ではターミナルＴ６，Ｔ７に
接続され互いに逆方向に並列接続されたフォトカプラダ
イオード及びトランジスタ１０．１１で受信される。
接続され互いに逆方向に並列接続されたフォトカプラダ
イオード及びトランジスタ１０．１１で受信される。
即ち三値信号が”１”で表戻されるレベルにある時（第
４図Ｔ６−Ｔ７参照）ダイオード１０を介してターミナ
ルＴ６からＴ７へ電流が流れ、”−１”で表現されるレ
ベルにある時ダイオード１１を介してターミナルＴ７か
らＴ６へ電流が流れ、”０”で表現される時、いずれの
ダイオードもオフ状態となりターミナルＴ６，Ｔ７間に
は電流は流れない。
４図Ｔ６−Ｔ７参照）ダイオード１０を介してターミナ
ルＴ６からＴ７へ電流が流れ、”−１”で表現されるレ
ベルにある時ダイオード１１を介してターミナルＴ７か
らＴ６へ電流が流れ、”０”で表現される時、いずれの
ダイオードもオフ状態となりターミナルＴ６，Ｔ７間に
は電流は流れない。
（第４図１０出力、１１出力参照。
）そして、トランジスタ１０．１１の出力は夫々インバ
ータ１２，１３で反転され、３１，３２として出力され
る。
ータ１２，１３で反転され、３１，３２として出力され
る。
そして、ＴＴＬで扱える信号レベルとなる。
出力３１，３２はノアゲート回路１４に入力され、この
ノアゲート回路３４から出力３４が出力され、遅延回路
１８と微分回路２１に入力される。
ノアゲート回路３４から出力３４が出力され、遅延回路
１８と微分回路２１に入力される。
遅延回路１８では出力３４をτだけ遅延し、微分回路２
１は出力３４の立下りを微分し（第４図２１出力参照）
、微分信号をフリツプフロツプ２４のセット端子に入力
する。
１は出力３４の立下りを微分し（第４図２１出力参照）
、微分信号をフリツプフロツプ２４のセット端子に入力
する。
一方出力３１は遅延回路１９により、τだけ遅延し、出
力３２とともにアンドゲート回路１６に入力する。
力３２とともにアンドゲート回路１６に入力する。
アンドゲート回路１６の出力３７はフリップフロツプ回
路２４のリセット端子に入力する。
路２４のリセット端子に入力する。
又アンドゲート回路１５は、インバータ１２の出力３１
に遅延回路１８の出力の論理積出力３５をオアゲート回
路１７を介してフリップフロップ２２にクロックとして
入力する。
に遅延回路１８の出力の論理積出力３５をオアゲート回
路１７を介してフリップフロップ２２にクロックとして
入力する。
更にフリツプフロツプ２２には、インバータ１３の出力
３２の立上りを微分回路２０で微分した出力（第４図２
０出力参照）が、オアゲート回路１７を介して入力され
る。
３２の立上りを微分回路２０で微分した出力（第４図２
０出力参照）が、オアゲート回路１７を介して入力され
る。
従ってフリツプフロツプ２２からターミナルＴ８に対し
てクロツクＴ８が出力される。
てクロツクＴ８が出力される。
又、フリツプフロツプ２３のセット端子には、微分回路
２０の出力がリセット端子にアンドゲート回路１５の出
力３５が入力される。
２０の出力がリセット端子にアンドゲート回路１５の出
力３５が入力される。
従って、フリツプフロツプ２３から、ターミナルＴ９に
データＴ９が出力される。
データＴ９が出力される。
更に、フリツプフロツプ２４は微分回路２１の微分出力
でセットされ、アンドゲート回路１６の出力３７でリセ
ットされるので、ターミナルＴ１０に出力Ｔ１０を出力
する。
でセットされ、アンドゲート回路１６の出力３７でリセ
ットされるので、ターミナルＴ１０に出力Ｔ１０を出力
する。
以上述べたように本発明方式を適用した装置においては
タイミング抽出にタンク回路、ＰＬＬ回路等を必要とせ
ず、さらに無信号時のタイミング再生が容易である。
タイミング抽出にタンク回路、ＰＬＬ回路等を必要とせ
ず、さらに無信号時のタイミング再生が容易である。
また、受信側に浮き電源を設けることなくアースフリー
の回路構成が実現されており、発振器も送信側にひとつ
持つだけで良い。
の回路構成が実現されており、発振器も送信側にひとつ
持つだけで良い。
このように非常に簡単な論理回路で小規模でデータ伝送
装置が実現出来る。
装置が実現出来る。
本方式は、データ回線より信号を取り出し離れた所にあ
るデータ端末と接続する装置に用いられ、近距離の同期
、非同期データ伝送を行なう伝送装置としてもモデムに
代るものである。
るデータ端末と接続する装置に用いられ、近距離の同期
、非同期データ伝送を行なう伝送装置としてもモデムに
代るものである。
第１図、第２図は各々本発明方式を適用した送信側回路
及び受信側回路、第３図は送信回路の動作タイムチャー
ト、第４図は受信回路の動作タイムチャートである。 第１図、第２図においてＴ１，Ｔ２，Ｔ３は三種の信号
入力端子、Ｔ４，Ｔ５は合成された三値信号出力端子、
１０．１１は互いに逆方向に並列接続されたフオトカプ
ラダイオード及びトランジスタ。
及び受信側回路、第３図は送信回路の動作タイムチャー
ト、第４図は受信回路の動作タイムチャートである。 第１図、第２図においてＴ１，Ｔ２，Ｔ３は三種の信号
入力端子、Ｔ４，Ｔ５は合成された三値信号出力端子、
１０．１１は互いに逆方向に並列接続されたフオトカプ
ラダイオード及びトランジスタ。
Claims (1)
- １ 時間的に同じくして発生する三種類の二値信号を合
成して三値符号として伝送し、受信側で互いに逆方向に
並列接続された二つのホトカプラダイオード及びトラン
ジスタにより受信し、このトランジスタ出力を用いて該
三種の二値信号を再生するようにしたことを特徴とする
データ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50086933A JPS584857B2 (ja) | 1975-07-16 | 1975-07-16 | デ−タデンソウホウシキ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50086933A JPS584857B2 (ja) | 1975-07-16 | 1975-07-16 | デ−タデンソウホウシキ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5210605A JPS5210605A (en) | 1977-01-27 |
| JPS584857B2 true JPS584857B2 (ja) | 1983-01-28 |
Family
ID=13900658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50086933A Expired JPS584857B2 (ja) | 1975-07-16 | 1975-07-16 | デ−タデンソウホウシキ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584857B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590060U (ja) * | 1992-05-07 | 1993-12-07 | 高砂電氣工業株式会社 | ダイヤフラム型電磁弁 |
-
1975
- 1975-07-16 JP JP50086933A patent/JPS584857B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590060U (ja) * | 1992-05-07 | 1993-12-07 | 高砂電氣工業株式会社 | ダイヤフラム型電磁弁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5210605A (en) | 1977-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4287596A (en) | Data recovery system for use with a high speed serial link between two subsystems in a data processing system | |
| JP2000261296A (ja) | 非同期パルス信号を同期パルス信号に変換する同期素子 | |
| US3962647A (en) | Biphase waveform generator using shift registers | |
| US3673326A (en) | Communication system | |
| KR960701539A (ko) | 단일 단자 펄스 게이팅 회로(single-ended pulse gating circuit) | |
| US3165584A (en) | Digital communication system with detector selection means responsive to data polarity transitions | |
| KR910007266A (ko) | 클럭 및 제어 신호 발생 회로 | |
| JPH0473888B2 (ja) | ||
| JPS61174857A (ja) | 分岐回路 | |
| EP0282924B1 (en) | Bipolar with eight-zeros substitution and bipolar with six-zeros substitution coding circuit | |
| JPS5913450A (ja) | 直列デ−タ伝送方式 | |
| GB1355495A (en) | Apparatus for clocking digital data | |
| JPH01143435A (ja) | データ伝送装置 | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JPS5947504B2 (ja) | デイジタル伝送方式 | |
| JPS6411980B2 (ja) | ||
| KR920001839A (ko) | 디지탈시스템의 시스템클럭 발생회로 | |
| JPS59153332A (ja) | 半導体論理回路 | |
| JPH02125356A (ja) | 双方向性バッファ回路 | |
| JP2974390B2 (ja) | フレーム信号再生回路 | |
| SU1163478A1 (ru) | Преобразователь двоичного кода в биимпульсный | |
| JPS63313919A (ja) | 並一直変換装置 | |
| JPS58150346A (ja) | デ−タ伝送装置 | |
| JPH02203611A (ja) | フリップフロップ回路 | |
| JPS6314540B2 (ja) |