JPS5848698Y2 - Composite display device - Google Patents
Composite display deviceInfo
- Publication number
- JPS5848698Y2 JPS5848698Y2 JP1978120769U JP12076978U JPS5848698Y2 JP S5848698 Y2 JPS5848698 Y2 JP S5848698Y2 JP 1978120769 U JP1978120769 U JP 1978120769U JP 12076978 U JP12076978 U JP 12076978U JP S5848698 Y2 JPS5848698 Y2 JP S5848698Y2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- segments
- display device
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【考案の詳細な説明】
本考案は同一表示体に異なる形態の表示を得ることがで
きる複合型表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a composite display device that can display different forms of display on the same display body.
近年電子式卓上計算機や電子式時計等に代表されるよう
な小型電子機器において、電話番号や乗物等の時刻表或
いはスケジュール等日常生活の中で必要とされる各種の
テ゛−夕を記憶させ、随時上記データを呼び出して簡単
なメモとして利用したいという動きや、或いは表示され
ている数値データにコメントとして記号やアルファベッ
ト等の数値以外のパターンを表示させたいという傾向が
強まっている。In recent years, small electronic devices such as electronic desktop calculators and electronic clocks have been used to memorize various items necessary in daily life, such as telephone numbers, timetables and schedules for vehicles, etc. There is a growing trend to call up the above data at any time and use it as a simple memo, or to display patterns other than numbers, such as symbols and alphabets, as comments on the displayed numerical data.
このような傾向に対して、電卓のような携帯型の電子装
置においては、7セグメントからなる数字のみを対象と
した表示装置であるため上記要望に対応出来ない状態に
あり、同時に電子機器の小型化が図られている中で余り
複雑な表示装置も使用できない問題があった。In response to this trend, portable electronic devices such as calculators are unable to meet the above demands because they are display devices that only display numbers consisting of 7 segments. However, there was a problem in that even overly complex display devices could not be used.
本考案は上記従来の表示装置における問題点に鑑みてな
されたもので、複数桁からなる表示装置の内、一部の桁
のみをより複雑なセグメント構造からなる表示形態とす
ることによって表示機能の拡大を図るものである。The present invention was developed in view of the above-mentioned problems with conventional display devices, and it improves the display function by displaying only some of the digits in a display device consisting of multiple digits with a more complicated segment structure. The aim is to expand.
以下に実施例を挙げて本考案を詳細に説明する。The present invention will be described in detail below with reference to Examples.
第1図は液晶、エレクトロクロミック、エレクトロルミ
ネッセンス或いは螢光表示管等からなる表示装置で、第
2図は同表示装置によってアルファベットと数字が表示
されている状態を示している。FIG. 1 shows a display device made of a liquid crystal, electrochromic, electroluminescent, or fluorescent display tube, and FIG. 2 shows the display device displaying alphabets and numbers.
本実施例の表示装置は、例えば液晶表示体からなす、1
6桁S1〜S16の表示桁を備え、上位6桁分S1〜S
6の各桁はアルファベットの表示が可能になるように、
13セグメントからなり、下位10桁分S7〜S16の
各桁は従来装置と同様に7セグメントからなる口字型に
構成されている。The display device of this embodiment is made of, for example, a liquid crystal display.
Equipped with 6 digits S1 to S16 display digits, upper 6 digits S1 to S
Each digit of 6 can be displayed as an alphabet.
It is composed of 13 segments, and each of the lower 10 digits S7 to S16 is structured in the form of a 7-segment character, similar to the conventional device.
尚上位6桁分は13セグメントに限られるものではなく
、更にセグメント数が多い表示体やドツトマトリックス
型の表示体で構成することができ、また下位10桁分に
ついても他のセグメント数で構成することができる。Note that the upper 6 digits are not limited to 13 segments, and can be configured with a display with a larger number of segments or a dot matrix type display, and the lower 10 digits can also be configured with other numbers of segments. be able to.
上記13セグメントからなる表示体S1〜S6は第3図
aに示す如く各桁に2個の第1、第2共通電極Xi1.
X12(i =1〜6)が設けられ、第1共通電極Xi
1には8セグメン)ai〜a8を対向させ、第2電極X
i2には5セグメントb1〜b5を対向させて設けられ
ている。The display body S1 to S6 consisting of the 13 segments has two first and second common electrodes Xi1.
X12 (i = 1 to 6) is provided, and the first common electrode Xi
1 has 8 segments) ai to a8 facing each other, and a second electrode
i2 is provided with five segments b1 to b5 facing each other.
共通電極Xi1.Xi2は表示のためのテ゛−タ信号が
供給され、セグメント電極a1〜a8、b1〜b5は走
査信号が供給され、例えば共通電極Xi1.Xi2に−
■1ボルトの信号が与えられ、セグメント電極a1〜a
8.bl〜b5に+■2ボルトの信号が与えられた状態
で、+V2ボルト信号が与えられたセグメント電極部が
表示駆動する。Common electrode Xi1. Xi2 is supplied with a data signal for display, segment electrodes a1-a8, b1-b5 are supplied with scanning signals, and, for example, common electrodes Xi1. To Xi2-
■A signal of 1 volt is given, and the segment electrodes a1 to a
8. With the +2 volt signal being applied to bl to b5, the segment electrode section to which the +V2 volt signal is applied is driven for display.
第2共通電極Xi2に対向するセグメント電極群b1〜
b5は、第1共通電極Xi1に対向するセグメント電極
a1〜a。Segment electrode group b1 facing the second common electrode Xi2~
b5 represents segment electrodes a1 to a facing the first common electrode Xi1.
に1対1に夫々接続されて与えられたタイミンク゛信号
によって共通に走査される。They are connected one-to-one to each other and are commonly scanned by a given timing signal.
表示体S7〜S1Eについては従来装置と同様に1個の
共通電極Xj(j=7〜16)が設けられて、該共通電
極Xjに小数点セグメントC8を含めた8セグメントC
1〜C8が対向させて設けられる。Regarding the display bodies S7 to S1E, one common electrode Xj (j=7 to 16) is provided as in the conventional device, and the common electrode Xj has 8 segments C including the decimal point segment C8.
1 to C8 are provided facing each other.
第4図は上記表示装置の駆動回路を示すブロック図であ
る。FIG. 4 is a block diagram showing a drive circuit for the display device.
図に於て1は各表示体S1〜S16のセグメント電極を
選択するラッチ回路で、電子機器本体の表示制御回路か
らテ゛−タバスラインを介して4ビツトのBCDコード
が与えられる。In the figure, reference numeral 1 denotes a latch circuit for selecting segment electrodes of each of the display bodies S1 to S16, to which a 4-bit BCD code is applied from the display control circuit of the main body of the electronic device via the data bus line.
該4ビット信号の最上位1ビツトは、セグメント電極の
印加電圧が正、或いは負電圧のいずれであるかを制御す
る信号Qで、ラッチ回路1からレベル変換回造2に出力
される。The most significant bit of the 4-bit signal is a signal Q that controls whether the voltage applied to the segment electrode is positive or negative, and is output from the latch circuit 1 to the level conversion circuit 2.
即ち上記信号Qが論理1の状態で+■2ボルトが、論理
0の状態で−v2ボルトが出力され次段に接続されたア
ナログマルチプレクサ3のC0M端子に供給される。That is, when the signal Q is at logic 1, +2 volts are output, and when it is at logic 0, -v2 volts are output and supplied to the C0M terminal of the analog multiplexer 3 connected to the next stage.
アナログマルチプレクサ3はラッチ回路1の残り3ビツ
トの信号が与えられており、上記BCDコード信号をテ
゛コードして、8セグメント電極の内からデコードされ
たラインへ、上記C0M端子に供給されたレベル変換2
からの正或いは負電圧が印加され、表示装置4の対応セ
グメント電極に走査信号Y1〜Y8として供給される。The analog multiplexer 3 is supplied with the remaining 3 bits of the latch circuit 1, and it decodes the BCD code signal and outputs the level conversion signal 2 supplied to the C0M terminal to the decoded line from among the 8 segment electrodes.
A positive or negative voltage is applied from the display device 4 to the corresponding segment electrodes as scanning signals Y1 to Y8.
本実施例においては表示体として液晶が利用されている
ため、表示装置をダイナミック駆動させるための一周期
が終了した状態で液晶に直流バイアス電圧がかからない
ように、上記走査信号Y1〜Y8は第5図に示す如く+
V2ボルト及び−■2ボルトが交互に印加される。In this embodiment, since a liquid crystal is used as a display, the scanning signals Y1 to Y8 are set to the fifth scanning signal so that a DC bias voltage is not applied to the liquid crystal after one cycle for dynamically driving the display device is completed. As shown in the figure +
V2 volts and -■2 volts are applied alternately.
一方各表示体の共通電極側に供給されるテ゛−タ信号は
コモン電極信号発生回路5から対応表示体の共通電極に
与えられる。On the other hand, the data signal supplied to the common electrode side of each display body is applied from the common electrode signal generation circuit 5 to the common electrode of the corresponding display body.
コモン電極信号発生回路はシフトレジスタとラッチ回路
で構成され、表示テ゛−夕は表示制御回路(図示せず)
よりe端子に導入され、レベル変換回路2′を介して論
理1,0に対応させて一■1.+■ルベルの信号が順次
シフトレジスタに入力される。The common electrode signal generation circuit is composed of a shift register and a latch circuit, and the display stage is composed of a display control circuit (not shown).
1.1. + ■ Lebel signals are sequentially input to the shift register.
上記シフトレジスタのデータ信号を収納するために容量
は、本実施例においては22個の共通電極が設けられて
いるため、少なくとも22ビット備えている。Since 22 common electrodes are provided in this embodiment, the capacitor for storing the data signal of the shift register has at least 22 bits.
f端子にはe端子に入力されたデーサ信号を1ビツトず
つ順次シフト動作させるためのクロック信号が与えられ
る。A clock signal for sequentially shifting the data signal inputted to the e terminal one bit at a time is applied to the f terminal.
シフトレジスタに収納されたデータ信号はシフトレジス
タの各ビットに並列に接続されたラッチ回路に所定のタ
イミングで一斉に転送される。The data signals stored in the shift register are transferred all at once to latch circuits connected in parallel to each bit of the shift register at a predetermined timing.
該転送タイミングは、g端子に与えられる転送指令信号
で制御され、転送指令信号は上記走査信号Yi−1の変
化点で形成されてレジスタの内容をラッチ回路に転送さ
せる。The transfer timing is controlled by a transfer command signal applied to the g terminal, and the transfer command signal is formed at a change point of the scanning signal Yi-1 to transfer the contents of the register to the latch circuit.
ラッチ回路に転送されたデータ信号はデータの容置に応
じて22個の共通電極に夫々所定レベルの信号が印加さ
れ、上記転送指令信号を形成した次のタイミングの走査
信号Yiが与えられた状態で両極間の電圧力用v1[+
7v21に達したセグメント部が表示動作する。The data signal transferred to the latch circuit is in a state where a signal of a predetermined level is applied to each of the 22 common electrodes according to the data storage, and a scanning signal Yi at the next timing that formed the transfer command signal is applied. For the voltage force between the two poles, v1[+
The segment portion that has reached 7v21 operates to display.
次に第3図に示した表示が行われる場合を挙げて動作を
説明する。Next, the operation will be explained by citing the case where the display shown in FIG. 3 is performed.
表示テ゛−夕は表示制御回路から22個の共通電極に対
応させて22ビツトの信号を単位として、第1セグメン
ト電極から第8セグメント電極までセグメント電極毎に
e端子に人力され、所定レベルに変換されて一旦22ビ
ットのシフトレジスタに収納される。The display data is input manually from the display control circuit to the e terminal for each segment electrode from the first segment electrode to the eighth segment electrode in units of 22-bit signals corresponding to the 22 common electrodes, and converted to a predetermined level. is stored in a 22-bit shift register.
例えば走査信号Y1によって各共通電極の第1セグメン
ト電極を走査する場合には、走査信号Y0が与えられる
より前の段階、即ち走査信号Y8のタイミングでシフト
レジスタの22ピツとには22個の共通電極に対して、
第1セグメントの表示が必要な共通電極には論理0が、
第1セグメントの表示が必要としない共通電極には論理
1が既に与えられている。For example, when scanning the first segment electrode of each common electrode with the scanning signal Y1, the 22 common electrodes of the shift register are scanned at a stage before the scanning signal Y0 is applied, that is, at the timing of the scanning signal Y8. For the electrode,
A logic 0 is placed on the common electrode that requires the display of the first segment.
A logic 1 has already been applied to the common electrode, which is not required for the display of the first segment.
即ち、レジスタには第1.第2・・・・・・共通電極に
対応して110010・・・・・・のテ゛−夕が転送さ
れて収納されている。That is, the register has the first . Data 110010... are transferred and stored in correspondence with the second common electrode.
レジスタに収納されている状態で、走査信号Y8が変化
し次の走査信号Y1が与えられる時点で変化点検出して
g端子に転送指令信号が入力され、レジスタの内容が一
斉にラッチ回路に転送される。While stored in the register, when the scanning signal Y8 changes and the next scanning signal Y1 is applied, a change point is detected, a transfer command signal is input to the g terminal, and the contents of the register are transferred all at once to the latch circuit. Ru.
ラッチ回路に収納されたテ゛−夕は各表示体の共通電極
に所定レベルの電圧を印加し、走査信号Y1が入力され
たタイミングで、各共通電極に属する第1セグメント電
極の内1v、j+ FV2fの電圧印加されたセグメン
ト部を表示動作させる。The device housed in the latch circuit applies a voltage of a predetermined level to the common electrode of each display body, and at the timing when the scanning signal Y1 is input, 1v,j+FV2f of the first segment electrodes belonging to each common electrode. The segment section to which the voltage is applied is operated for display.
以下同様に走査信号Yn−1の時点で走査信号Ynで表
示すべきデータをレジスタに予め転送してメモリさせ、
走査信号Ynで出力して表示状態を得る。Similarly, data to be displayed by the scanning signal Yn at the time of the scanning signal Yn-1 is transferred in advance to the register and stored in the register,
A display state is obtained by outputting a scanning signal Yn.
上記実施例は液晶を利用した場合を挙げたが他の表示体
を用いることができ、また表示体の駆動回路は上記実施
例に限られるものではない。Although the above embodiments use liquid crystal, other display bodies can be used, and the drive circuit for the display body is not limited to the above embodiments.
以上本考案によれば、複数桁からなる表示装置において
、一部の表示桁をアルファベットや記号表示が可能な表
示体に構成することにより、同一表示体を用いてより豊
富な情報を表示させることができ、表示装置の機能を著
しく向上させることができる。As described above, according to the present invention, in a display device consisting of multiple digits, by configuring some of the display digits into a display body that can display alphabets and symbols, it is possible to display a richer amount of information using the same display body. This allows the functionality of the display device to be significantly improved.
また、セグメント数の多い表示体は共通電極を2以上に
分割し、セグメント数の少ない表示体の走査線と同じく
して、表示全体を時分割駆動するようにしているので、
駆動のための走査線を少なくしてかつ同じ駆動回路で表
示駆動できる利点がある。In addition, for a display with a large number of segments, the common electrode is divided into two or more, and the entire display is time-divisionally driven using the same scanning lines as for a display with a small number of segments.
There is an advantage that the number of scanning lines for driving can be reduced and the display can be driven by the same driving circuit.
第1図は本考案による表示装置の一実施例を示す図、第
2図は同表示装置の表示状態を示す図、第3図は同表示
装置の要部拡大図、第4図は同表示装置の駆動回路を示
すブロック図、第5図は同駆動回路の動作を説明するた
めの信号波形図である。
S1〜S16:表示体、Xil、Xj2.Xj :共通
電極、a1〜a8.b1〜b5.C1〜C8:セグメン
ト電極。Fig. 1 is a diagram showing an embodiment of the display device according to the present invention, Fig. 2 is a diagram showing the display state of the display device, Fig. 3 is an enlarged view of the main part of the display device, and Fig. 4 is the same display. FIG. 5 is a block diagram showing the drive circuit of the device, and a signal waveform diagram for explaining the operation of the drive circuit. S1 to S16: display body, Xil, Xj2. Xj: common electrode, a1 to a8. b1-b5. C1 to C8: segment electrodes.
Claims (1)
る一部の表示桁にセグメント数の多い表示体を、他の表
示体にセグメント数の少ない表示体を配列してなり、セ
グメント数の多い表示体は共通電極を2以上に分割し、
セグメント数の少ない表示体の走査線と同じくして、表
示全体を時分中1駆動するようにしたことを特徴とする
複合型表示装置。In a display device consisting of multiple digits, a display body with a large number of segments is arranged in some display digits belonging to the same display device, and a display body with a small number of segments is arranged in other display bodies, and a display body with a large number of segments is arranged. divides the common electrode into two or more parts,
A composite display device characterized in that the entire display is driven once per hour in the same way as the scanning lines of a display body with a small number of segments.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978120769U JPS5848698Y2 (en) | 1978-08-31 | 1978-08-31 | Composite display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978120769U JPS5848698Y2 (en) | 1978-08-31 | 1978-08-31 | Composite display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5538363U JPS5538363U (en) | 1980-03-12 |
| JPS5848698Y2 true JPS5848698Y2 (en) | 1983-11-07 |
Family
ID=29077291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978120769U Expired JPS5848698Y2 (en) | 1978-08-31 | 1978-08-31 | Composite display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848698Y2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5071294A (en) * | 1973-10-26 | 1975-06-13 | ||
| JPS5847036B2 (en) * | 1976-07-07 | 1983-10-20 | シャープ株式会社 | electronic clock |
-
1978
- 1978-08-31 JP JP1978120769U patent/JPS5848698Y2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5538363U (en) | 1980-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002047060A1 (en) | Active matrix display device and mobile terminal using the device | |
| JP2002132221A (en) | Data signal line drive circuit and image display device having the same | |
| JPS5848698Y2 (en) | Composite display device | |
| JP2002328659A (en) | Display device | |
| JPS63113664A (en) | Schedule storage display device | |
| JPH09281931A (en) | Display device, driving circuit for the display device, and method for driving the display device | |
| JPS63113663A (en) | Schedule storage display device | |
| JP2002372955A (en) | Liquid crystal display and information equipment | |
| JPH0865164A (en) | D / A converter | |
| JPS63113662A (en) | Schedule storage and display device | |
| JPS6336360Y2 (en) | ||
| JPH05265379A (en) | Liquid crystal panel, display device, and display method | |
| JPS5812254Y2 (en) | calculator | |
| JP3580118B2 (en) | Liquid crystal drive | |
| JPH11149278A (en) | Liquid crystal drive device and signal electrode drive circuit | |
| JPS6315952Y2 (en) | ||
| JPS6137086Y2 (en) | ||
| JPH0119174Y2 (en) | ||
| JPH0355041Y2 (en) | ||
| JPS6310555Y2 (en) | ||
| JPH02213891A (en) | Display device | |
| JPH02294686A (en) | Liquid crystal driving device | |
| JPS587996B2 (en) | liquid crystal display device | |
| JPS61155710A (en) | Display apparatus of electronic balance | |
| JPS6130145U (en) | Small electronic calculator with binary data display function |