JPS5848698Y2 - 複合型表示装置 - Google Patents

Description

【考案の詳細な説明】 本考案は同一表示体に異なる形態の表示を得ることがで
きる複合型表示装置に関する。

近年電子式卓上計算機や電子式時計等に代表されるよう
な小型電子機器において、電話番号や乗物等の時刻表或
いはスケジュール等日常生活の中で必要とされる各種の
テ゛−夕を記憶させ、随時上記データを呼び出して簡単
なメモとして利用したいという動きや、或いは表示され
ている数値データにコメントとして記号やアルファベッ
ト等の数値以外のパターンを表示させたいという傾向が
強まっている。

このような傾向に対して、電卓のような携帯型の電子装
置においては、７セグメントからなる数字のみを対象と
した表示装置であるため上記要望に対応出来ない状態に
あり、同時に電子機器の小型化が図られている中で余り
複雑な表示装置も使用できない問題があった。

本考案は上記従来の表示装置における問題点に鑑みてな
されたもので、複数桁からなる表示装置の内、一部の桁
のみをより複雑なセグメント構造からなる表示形態とす
ることによって表示機能の拡大を図るものである。

以下に実施例を挙げて本考案を詳細に説明する。

第１図は液晶、エレクトロクロミック、エレクトロルミ
ネッセンス或いは螢光表示管等からなる表示装置で、第
２図は同表示装置によってアルファベットと数字が表示
されている状態を示している。

本実施例の表示装置は、例えば液晶表示体からなす、１
６桁Ｓ１〜Ｓ１６の表示桁を備え、上位６桁分Ｓ１〜Ｓ
６の各桁はアルファベットの表示が可能になるように、
１３セグメントからなり、下位１０桁分Ｓ７〜Ｓ１６の
各桁は従来装置と同様に７セグメントからなる口字型に
構成されている。

尚上位６桁分は１３セグメントに限られるものではなく
、更にセグメント数が多い表示体やドツトマトリックス
型の表示体で構成することができ、また下位１０桁分に
ついても他のセグメント数で構成することができる。

上記１３セグメントからなる表示体Ｓ１〜Ｓ６は第３図
ａに示す如く各桁に２個の第１、第２共通電極Ｘｉ１．
Ｘ１２（ｉ ＝１〜６）が設けられ、第１共通電極Ｘｉ
１には８セグメン）ａｉ〜ａ８を対向させ、第２電極Ｘ
ｉ２には５セグメントｂ１〜ｂ５を対向させて設けられ
ている。

共通電極Ｘｉ１．Ｘｉ２は表示のためのテ゛−タ信号が
供給され、セグメント電極ａ１〜ａ８、ｂ１〜ｂ５は走
査信号が供給され、例えば共通電極Ｘｉ１．Ｘｉ２に−
■１ボルトの信号が与えられ、セグメント電極ａ１〜ａ
８．ｂｌ〜ｂ５に＋■２ボルトの信号が与えられた状態
で、＋Ｖ２ボルト信号が与えられたセグメント電極部が
表示駆動する。

第２共通電極Ｘｉ２に対向するセグメント電極群ｂ１〜
ｂ５は、第１共通電極Ｘｉ１に対向するセグメント電極
ａ１〜ａ。

に１対１に夫々接続されて与えられたタイミンク゛信号
によって共通に走査される。

表示体Ｓ７〜Ｓ１Ｅについては従来装置と同様に１個の
共通電極Ｘｊ（ｊ＝７〜１６）が設けられて、該共通電
極Ｘｊに小数点セグメントＣ８を含めた８セグメントＣ
１〜Ｃ８が対向させて設けられる。

第４図は上記表示装置の駆動回路を示すブロック図であ
る。

図に於て１は各表示体Ｓ１〜Ｓ１６のセグメント電極を
選択するラッチ回路で、電子機器本体の表示制御回路か
らテ゛−タバスラインを介して４ビツトのＢＣＤコード
が与えられる。

該４ビット信号の最上位１ビツトは、セグメント電極の
印加電圧が正、或いは負電圧のいずれであるかを制御す
る信号Ｑで、ラッチ回路１からレベル変換回造２に出力
される。

即ち上記信号Ｑが論理１の状態で＋■２ボルトが、論理
０の状態で−ｖ２ボルトが出力され次段に接続されたア
ナログマルチプレクサ３のＣ０Ｍ端子に供給される。

アナログマルチプレクサ３はラッチ回路１の残り３ビツ
トの信号が与えられており、上記ＢＣＤコード信号をテ
゛コードして、８セグメント電極の内からデコードされ
たラインへ、上記Ｃ０Ｍ端子に供給されたレベル変換２
からの正或いは負電圧が印加され、表示装置４の対応セ
グメント電極に走査信号Ｙ１〜Ｙ８として供給される。

本実施例においては表示体として液晶が利用されている
ため、表示装置をダイナミック駆動させるための一周期
が終了した状態で液晶に直流バイアス電圧がかからない
ように、上記走査信号Ｙ１〜Ｙ８は第５図に示す如く＋
Ｖ２ボルト及び−■２ボルトが交互に印加される。

一方各表示体の共通電極側に供給されるテ゛−タ信号は
コモン電極信号発生回路５から対応表示体の共通電極に
与えられる。

コモン電極信号発生回路はシフトレジスタとラッチ回路
で構成され、表示テ゛−夕は表示制御回路（図示せず）
よりｅ端子に導入され、レベル変換回路２′を介して論
理１，０に対応させて一■１．＋■ルベルの信号が順次
シフトレジスタに入力される。

上記シフトレジスタのデータ信号を収納するために容量
は、本実施例においては２２個の共通電極が設けられて
いるため、少なくとも２２ビット備えている。

ｆ端子にはｅ端子に入力されたデーサ信号を１ビツトず
つ順次シフト動作させるためのクロック信号が与えられ
る。

シフトレジスタに収納されたデータ信号はシフトレジス
タの各ビットに並列に接続されたラッチ回路に所定のタ
イミングで一斉に転送される。

該転送タイミングは、ｇ端子に与えられる転送指令信号
で制御され、転送指令信号は上記走査信号Ｙｉ−１の変
化点で形成されてレジスタの内容をラッチ回路に転送さ
せる。

ラッチ回路に転送されたデータ信号はデータの容置に応
じて２２個の共通電極に夫々所定レベルの信号が印加さ
れ、上記転送指令信号を形成した次のタイミングの走査
信号Ｙｉが与えられた状態で両極間の電圧力用ｖ１［＋
７ｖ２１に達したセグメント部が表示動作する。

次に第３図に示した表示が行われる場合を挙げて動作を
説明する。

表示テ゛−夕は表示制御回路から２２個の共通電極に対
応させて２２ビツトの信号を単位として、第１セグメン
ト電極から第８セグメント電極までセグメント電極毎に
ｅ端子に人力され、所定レベルに変換されて一旦２２ビ
ットのシフトレジスタに収納される。

例えば走査信号Ｙ１によって各共通電極の第１セグメン
ト電極を走査する場合には、走査信号Ｙ０が与えられる
より前の段階、即ち走査信号Ｙ８のタイミングでシフト
レジスタの２２ピツとには２２個の共通電極に対して、
第１セグメントの表示が必要な共通電極には論理０が、
第１セグメントの表示が必要としない共通電極には論理
１が既に与えられている。

即ち、レジスタには第１．第２・・・・・・共通電極に
対応して１１００１０・・・・・・のテ゛−夕が転送さ
れて収納されている。

レジスタに収納されている状態で、走査信号Ｙ８が変化
し次の走査信号Ｙ１が与えられる時点で変化点検出して
ｇ端子に転送指令信号が入力され、レジスタの内容が一
斉にラッチ回路に転送される。

ラッチ回路に収納されたテ゛−夕は各表示体の共通電極
に所定レベルの電圧を印加し、走査信号Ｙ１が入力され
たタイミングで、各共通電極に属する第１セグメント電
極の内１ｖ、ｊ＋ ＦＶ２ｆの電圧印加されたセグメン
ト部を表示動作させる。

以下同様に走査信号Ｙｎ−１の時点で走査信号Ｙｎで表
示すべきデータをレジスタに予め転送してメモリさせ、
走査信号Ｙｎで出力して表示状態を得る。

上記実施例は液晶を利用した場合を挙げたが他の表示体
を用いることができ、また表示体の駆動回路は上記実施
例に限られるものではない。

以上本考案によれば、複数桁からなる表示装置において
、一部の表示桁をアルファベットや記号表示が可能な表
示体に構成することにより、同一表示体を用いてより豊
富な情報を表示させることができ、表示装置の機能を著
しく向上させることができる。

また、セグメント数の多い表示体は共通電極を２以上に
分割し、セグメント数の少ない表示体の走査線と同じく
して、表示全体を時分割駆動するようにしているので、
駆動のための走査線を少なくしてかつ同じ駆動回路で表
示駆動できる利点がある。

【図面の簡単な説明】

第１図は本考案による表示装置の一実施例を示す図、第
２図は同表示装置の表示状態を示す図、第３図は同表示
装置の要部拡大図、第４図は同表示装置の駆動回路を示
すブロック図、第５図は同駆動回路の動作を説明するた
めの信号波形図である。 Ｓ１〜Ｓ１６：表示体、Ｘｉｌ、Ｘｊ２．Ｘｊ ：共通
電極、ａ１〜ａ８．ｂ１〜ｂ５．Ｃ１〜Ｃ８：セグメン
ト電極。

Claims (1)

【実用新案登録請求の範囲】
1. 複数桁からなる表示装置において、同一表示装置に属す
   る一部の表示桁にセグメント数の多い表示体を、他の表
   示体にセグメント数の少ない表示体を配列してなり、セ
   グメント数の多い表示体は共通電極を２以上に分割し、
   セグメント数の少ない表示体の走査線と同じくして、表
   示全体を時分中１駆動するようにしたことを特徴とする
   複合型表示装置。