JPS5849049B2 - パルス送出回路 - Google Patents

Description

【発明の詳細な説明】 この発明は例えばパルス中継器に用いられ、出カパルス
符号列の単位パルスのパルス面積（パルス振幅×パルス
幅）が一定となるように構成されたパルス送出回路に関
するものである。

従来のパルス送出回路は第１図に示すようにパルス入力
端子１１よりの入カパルスはパルス整形回路１２で波形
整形され、その出力はパルス増幅回路１３で増幅され、
パルス出力端子１４より送出される。

このように従来のパルス送出回路では出力パルスの波形
を安定化制御することは行われていなかった。

ＰＣＭ伝送用再生中継器の再生回路のように高精度・高
安定な送出波形特性の要求されるパルス再生回路に第１
図に示したパルス送出回路が用いられた場合、出力パル
ス幅の変動、パルス振幅の変動が発生し、これにより次
段の中継器の動作特性が劣化するという欠点があった。

この発明はこのような欠点を解決するため、パルス幅変
動及びパルス振幅変動によるパルス面積（パルス幅×パ
ルス振幅）の変動を検出し、出力パルスの面積を一定に
保つようにパルス送出回路を制御する。

前記パルス面積の変動の検出のために出力パルス列の平
均電圧及び振幅が平均値検出回路及び振幅検出回路で検
出される。

この検出された平均電圧の変動量及び振幅の変動量をそ
れぞれ第１及び第２の変動量検出回路で検出し、この検
出した変動量に応じて出力パルスの振幅及び幅を制御し
て出力パルス列の平均電圧がほゾ一定値になるようにさ
れる。

次に第２図以下の図面を参照してこの発明によるパルス
送出回路の実施例を説明しよう。

パルス送出回路１５に端子１１からパルスが与えられ、
パルス送出回路１５はその人カパルスと対応したパルス
を出力端子１４に送出する。

パルス送出回路１５はパルス波形整形、パルス増幅、パ
ルス波形変換などの少くとも一つの機能をもつものとす
る。

この例ではパルス整形回路１２及びパルス増幅回路１３
でパルス送出回路１５が構成される。

また入力或いは出力パルス列の平均値が一定し、つまり
マーク率が一定であり、例えば直流を含ま？、平均レベ
ルがゼロであるものが用いられる。

第２図はパルス幅を制御する回路構成部を示すものでパ
ルス入力端子１１とパルス送出回路１５との間にパルス
幅制御回路１６が挿入される。

また出力端子１４の出力パルス列は平均値検出回路１１
に供給されて平均電圧が検出される。

その検出された平均電圧の変動量が第１の変動量検出回
路１８で検出され、その検出された変動量によりパルス
幅制御回路１６が制御される。

パルス幅変動及びパルス振幅変動について２値パルス列
で考えると、“ｌ ２＋ ， ｆｔ Ｑ”が等確率で発
生するとすれば、パルス幅が第３図Ａの実線の状態から
点線のように広がると、平均値は■から■ｈと大になる
。

逆に１点鎖線のように狭くなると平均値はｖｌと小さく
なる。

パルス振幅が第３図Ｂの実線の状態から点線で示すよう
に高くなると、平均値■から■ｈと大きくなり、逆に１
点鎖線のように低くなると、平均値は■ｌと小さくなる
。

従って出力パルス列のパルス振幅又はパルス幅、第２図
においてはパルス幅のが変動すると平均値検出回路１Ｔ
の出力パルスが変化する。

平均値検出回路１７で検出した出力パルス列の平均値は
第１の変動量検出回路１８で初期設定した基準値と比較
され、平均値の変動量が検出される。

パルス幅制御回路１６ではこの検出された平均値の変動
量を減少させるようにパルス幅が変化される。

第４図に第２図の具体例を示す。

パルス整形回路１２とパルス制御回路１６とを兼用した
場合でトランジスタ２１及び２２のエミッタは共通の抵
抗器２３に接続されて接地され、トランジスタ２１のベ
ースに端子１１より入力パルスが与えられ、トランジス
タ２２のベースに第１の変動量検出回路１８の出力が供
給され、差動スイッチ回路として構成される。

トランジスタ２１のコレクタ出力は差動増幅回路を構成
するトランジスタ２４，２５のトランジスタのベースへ
供給され、そのトランジスタ２４のコレクタは出力端子
１４に供給される。

トランジスタ２５のコレクタ出力は平均値検出回路１１
のトランジスタ２６のベースに供給される。

トランジスタ２６のコレクタは抵抗器及びコンデンサの
並列回路よりなる時定数回路２１を通じて正の電源端子
に接続され、そのコレクタは第１の変動量検出回路１８
内において抵抗器２８を通じて演算増幅器２９へ接続さ
れる。

この演算増幅器２９には電源３１から抵抗器を通じて設
定電圧が供給される。

演算増幅器２９の出力がパルス制御回路１６として作用
するトランジスタ２２のベースに供給される。

例えば出力端子１４の出力パルス列のパルスの幅が犬に
なると、平均値検出回路１１に供給されるパルス列の平
均値は下り、このパルス列の平均は時定数回路２７で行
われ、この回路２７がコレクタに接続されているため、
平均電圧は正常の状態よりも上昇する。

この変動が第１の変動量検出回路１８で検出され、その
演算増幅器２９の出力電圧が低下し、パルス整形回路１
２の動作点が下り、トランジスタ２１のコレクタに得ら
れるパルス幅は広がり、このパルスはトランジスタ２４
で極性が反転されるため、出力端子１４のパルスのパル
ス幅は狭くなり、よって出力パルス列の平均値は低下す
る。

正常状態より出力パルス列のパルスの幅が狭くなると前
述とは逆に動作して、出力パルスのパルス幅が広がる。

このようにして出力パルスの幅が一定値に保持される。

第４図の回路を利用して出力パルス列のパルス振幅の変
動を検出することも可能である。

ただし、パルスがＲＺ波形の場合は振幅及び幅の変動に
対し、パルス幅を制御して一定値に保持できるが、パル
スがＮＲＺ波形の場合はその幅の変動に対してのみこの
パルス幅の制御は有効である。

第５図は通常パルス列の観測手段として用いるアイパタ
ンによりＮＲＺパルスのパルス幅変動の様子を示したも
ので、破線あるいは一点鎖線で表わした幅変動を検出し
、パルス整形回路１２の動作点を変化して実線のような
波形に制御する。

■パルス送出回路１５内で波形変換、例えば、ＮＲＺ波
形をＲＺ波形に変換する作用を設けた例を第６図に示す
。

第６図において第４図と対応する部分に同一符号を付け
てあり、入力端子１１のＮＲＺパルスはパルス整形回路
１２内のアンド回路３３へ供給され、またクロツクパル
スが端子１０よりアンド回路３３ヘコンデンサ３４を通
じて供給される。

アンド回路３３及びコンデンサ３４の接続点に第１の変
動量検出回路１８の出力電圧が与えられる。

アンド回路３３の反転出力及び非反転出力はパルス増幅
回路のトランジスタ２４ ．２５のベースへそれぞれ供
給される。

出力端子１４のパルス列のパルス幅が第Ｔ図の実線３５
より、点・線３６のように広がると、平均値検出回路１
１で検出される平均値電圧は、第４図の場合と同様に大
きくなり、従って第１の変動量検出回路１８の出力電圧
が減少する。

よって例えば入力端子１１のＮＲＺパルスが第Ｔ図の実
線３７の場合、これに対し、検出回路１８の出力と重畳
されたクロツクが点線３８の状態から、実線３９の状態
に下り、よってゲート回路３３の非反転出力パルス幅が
狭くなり、出力端子１４のパルスは実線３５のように戻
る。

このようにパルス幅の変動が自動的に制御される。

第２の変動量検出回路の出力によりパルス幅ではなく、
パルス振幅を制御する回路について説明する。

例えば第８図に第２図と対応する部分に同一符号を付け
て示すように第２の変動量検出回路１８′の出力により
パルス振幅制御回路４１を制御し、その制御回路４１に
よりパルス増幅回路１３力墳１脚されて出力パルスの振
幅が制御される。

第９図にパルス振幅を制御する回路の具体例を、第６図
と対応する部分に同一符号を付けて示す。

これは振幅検出回路として平均値検出回路１１を使用し
た例である。

クロツク端子１０はアンド回路３３に直接接続され、ト
ランジスタ２４．２５のエミツタの抵抗器は直接接地さ
れることなく、制御回路４１のダイオード４２を通じて
演算増幅器２９の出力側に接続されると共にダイオード
４３を通じて接地される。

また振幅検出回路として作動する平均値検出回路１７の
時定数回路２７はトランジスタ２６のエミツタ側に設け
られる。

例えば出力端子１４のパルス振幅が犬となると、平均値
検出回路１１に入力されるパルスの平均値が減少し、よ
って平均値検出回路１Ｔの検出平均電圧も減少する。

このため演算増幅器２９の出力電圧が上昇し、トランジ
スタ２４、ダイオード４２を通じて演算増幅器２９に流
れる電流が減少し、つまり出力パルスの振幅が減少する
。

このようにして出力パルスの平均値は一定に保持される
。

この発明はパルス幅及びパルス振幅の両者を制御可能と
するものであり、基本的には第２図に示した回路にパル
ス振幅制御手段をも付け加えた構成を有するものである
。

その例を第１０図に第２図及び第８図と対応する部分に
同一符号を付けて示す。

この場合は振幅検出回路として尖頭値検出回路４４を使
用した例であり、出力端子１４のパルスの振幅を尖頭値
検出回路４４で検出し、その検出振幅が設定値より変動
すると、第２の変動量検出回路１８′で検出し、この検
出出力によりパルス振幅制御回路４１を制御する。

この発明ではパルス幅と、パルス振幅とに対し、二つの
帰還制御回路が構成されるため、これ等帰還制御ループ
の応答時定数を互に異ならせる。

この場合振幅制御に対するものの制御ループの時定数の
方を小さくする。

つまりパルス幅に対する制御ループの時定数の方を小さ
くすると、振幅変動があってもこれに対しパルス幅に対
する修正動作が先になってしまうため、パルス振幅制御
の時定数を小さくする。

この発明によるとこのようにしてパルス幅及びパルス振
幅を共に一定値に制御でき、パルス面積が一定のパルス
列が安定に得られる。

以上に述べた具体的実施例は２値符号パルス送出回路に
この発明を適用した場合についてのみ示したが、３値以
上の多値符号パルス送出回路についても前述の基本構成
による回路を並列接続することによって同様の動作が得
られる。

たゾし、多値符号パルス送出回路においては平均値検出
回路において多値の各レベルの平均値を分離するためク
リツパ回路、スライサ回路、リミツタ回路等を用いた波
形変換回路が必要となる。

第１１図は３値符号パルス送出回路の基本構成例であっ
て第２図と対応する部分には同一符号を付けて示す。

出力端子１４の出力パルスは波形変換回路４６で多値の
各レベルに分離され、それぞれ各別の平均値検出回路１
１へ供給される。

以上説明したように、この発明によれば単位パルスのパ
ルス面積（パルス振幅×パルス幅）が常に一定となるよ
うに制御されたパルス列が得られるから、符号伝送にお
けるパルス送出回路として用いればパルス幅変動及びパ
ルス振幅変動による受信等化波形の劣化が少ない高精度
な伝送系を構成することができる。

なお第４図においてパルス幅制御回路１６をパルス整形
回路１２と一体的に設けたが、場合によっては平均値検
出回路１７の出力側をパルス幅又はパルス振幅制御回路
１６又は４１に直接的に接続して変動量検出回路をこれ
等制御回路に一体的に設けてもよい。

【図面の簡単な説明】

第１図は従来のパルス送出回路の基本構成を示すブロッ
ク図、第２図はこの発明の基礎となるパルス幅を制御す
る回路の構成部分を示すブロック図、第３図はパルス幅
変動、パルス振幅変動及びそれらの平均値レベルの関係
を示す概略図、第４図はこの発明の基礎となるパルス幅
匍脚回路の例を示す接続図、第５図は第４図の動作概略
図、第６図はこの発明の基礎となるパルス幅制御回路の
他の例を示す接続図、第７図はその動作説明図、第８図
はこの発明の基礎となるパルス振幅制御回路の構成部分
を示すブロック図、第９図は第８図の具体的実施例を示
す接続図、第１０図はこの発明のパルス送出回路の実施
例の構成を示すブロック図、第１１図は各値パルス送出
回路にこの発明を適用した基本構成例を示すブロック図
である。 １０・・・・・・整形用クロツク入力端子、１１・・・
・・・パルス入力端子、１２・・・・・・パルス整形回
路、１３・・・・・・パルス増幅回路、１４・・・・・
・パルス出力端子、１６・・・・・・パルス幅制御回路
、１７・・・・・・平均値検出回路、１８・・・・・・
第１の変動量検出回路、１８′・・・・・・第２の変動
量検出回路、４１・・・・・・パルス振幅制御回路、４
４・・・・・・尖頭値検出回路。

Claims (1)

【特許請求の範囲】
1. １ 人カパルスが与えられ、その人カパルスと対応した
   パルスを出力するパルス送出回路において、その出力パ
   ルス列の平均電圧を検出する平均値検出回路と、その平
   均値検出回路の出力電圧変動を検出する第１の変動量検
   出回路と、この第１の変動量検出回路で検出した変動量
   に応じて上記出力パルス列の平均電圧を所定値に近づけ
   るように上記出力パルス列のパルス幅を制御するパルス
   幅制御手段と、上記出力パルスの振幅を検出する振幅検
   出回路と、この振幅検出回路の出力電圧変動を検出する
   第２の変動量検出回路と、この第２の変動量検出回路で
   検出した変動量に応じて上記出力パルス列のパルス振幅
   を制御するパルス振幅制御手段とを有し、上記パルス幅
   制御手段の時定数が上記パルス振幅制御手段の時定数よ
   りも大に設定されてなることを特徴とするパルス送出回
   路。