JPS60235519A - 自己バイアスゲ−ト回路 - Google Patents
自己バイアスゲ−ト回路Info
- Publication number
- JPS60235519A JPS60235519A JP59090224A JP9022484A JPS60235519A JP S60235519 A JPS60235519 A JP S60235519A JP 59090224 A JP59090224 A JP 59090224A JP 9022484 A JP9022484 A JP 9022484A JP S60235519 A JPS60235519 A JP S60235519A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- output
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は出力信号のデヱテイ（ｄｕｔｙ）比を自動調整
する機能を備えた自己バイアスゲート回路に係シ、特に
、ある一定振幅以上の入力信号に対してデユティ比５０
チの出力を得ることができる自己バイアスゲート回路に
関するものである。
する機能を備えた自己バイアスゲート回路に係シ、特に
、ある一定振幅以上の入力信号に対してデユティ比５０
チの出力を得ることができる自己バイアスゲート回路に
関するものである。
自己バイアスゲート回路は主としてクロック信号のデユ
ティ比を自動的に調整するために用いられる。
ティ比を自動的に調整するために用いられる。
従来の自己バイアスゲート回路の一例を第１図に示し説
明すると、図において、ＩＮは入力クロック信号が印加
される入力端子、ＯＵＴは出力クロック信号が得られる
出力端子である。そして、入力端子ＩＮからの入力クロ
ック信号ａは結合用のコンデンサＣ１を介してＯＲ／Ｎ
ＯＲＥＣＬ （ｅ ｍ１ｔｔｅｒ −ｃｏｕｐｌｅｄ
ｌｏｆ＊ｃ）ゲートＧに入力し、仁のグー）Ｇの反転出
力を抵抗Ｒ３とコンデンサＣ２からなる積分回路で積分
し、この積分出力を抵抗Ｒ４を介してゲートＧの入力に
帰還することによシバイアスミ圧を制御するように構成
している。
明すると、図において、ＩＮは入力クロック信号が印加
される入力端子、ＯＵＴは出力クロック信号が得られる
出力端子である。そして、入力端子ＩＮからの入力クロ
ック信号ａは結合用のコンデンサＣ１を介してＯＲ／Ｎ
ＯＲＥＣＬ （ｅ ｍ１ｔｔｅｒ −ｃｏｕｐｌｅｄ
ｌｏｆ＊ｃ）ゲートＧに入力し、仁のグー）Ｇの反転出
力を抵抗Ｒ３とコンデンサＣ２からなる積分回路で積分
し、この積分出力を抵抗Ｒ４を介してゲートＧの入力に
帰還することによシバイアスミ圧を制御するように構成
している。
Ｒ３はグー）Ｇの反転出力端と基準電位ＶＥＸとの間に
接続された抵抗、Ｒ４は出力端子ＯＵＴと基準電位ＶＥ
Ｅとの間に接続された抵抗で、これら各抵抗Ｒｓ、Ｒａ
はプルダウン抵抗を構成しているＯ 第２図は第１図の動作説明に供する波形の一例を示す動
作説明図で、（ａ） ＋ （ｂ）は入力クロック信号（
第２図（ａ））（デユティ＃５（１）に対する出力クロ
ック信号（第２図（ｂ））（デユティ５０チ）を示した
ものであり、（Ｃ）、、 （ｄ）は不要人力信号（第２
図（Ｃ））に対する出力信号（第２図（ｄ）〕を示した
ものである。なお、ＶＢｈはスレッショルド電圧を示す
。
接続された抵抗、Ｒ４は出力端子ＯＵＴと基準電位ＶＥ
Ｅとの間に接続された抵抗で、これら各抵抗Ｒｓ、Ｒａ
はプルダウン抵抗を構成しているＯ 第２図は第１図の動作説明に供する波形の一例を示す動
作説明図で、（ａ） ＋ （ｂ）は入力クロック信号（
第２図（ａ））（デユティ＃５（１）に対する出力クロ
ック信号（第２図（ｂ））（デユティ５０チ）を示した
ものであり、（Ｃ）、、 （ｄ）は不要人力信号（第２
図（Ｃ））に対する出力信号（第２図（ｄ）〕を示した
ものである。なお、ＶＢｈはスレッショルド電圧を示す
。
前述の帰還作用によシグートＧの入力りｐツク信号ａの
デユティ比が５０％よシ大きい場合には、ゲートＧの反
転出力のデユティ比は小さくなシ、積分出力電圧が低下
することによシ、ゲートＧの入力バイアス電圧が下がっ
てゲートＧの出力クロック信号すのデユティ比が５０％
となるように制御される。
デユティ比が５０％よシ大きい場合には、ゲートＧの反
転出力のデユティ比は小さくなシ、積分出力電圧が低下
することによシ、ゲートＧの入力バイアス電圧が下がっ
てゲートＧの出力クロック信号すのデユティ比が５０％
となるように制御される。
また、入力クロック信号ａのデユティ比が５０チよシ小
さい場合には、逆の動作によってゲートＧの出力クロッ
ク信号すのデユティ比が５０％となるように制御される
（第２図（ａ） 、 （ｂ）参照）０しかしながら、こ
のような自己バイアスゲート回路においては、雑音のよ
うな微小振幅の入力信号（第２図（ｃ）参照）があった
場合に、前述の負帰還作用によシグートＧの入力には自
己バイアスが与えられ、グー）Ｇの出力に信号が出力さ
れてしまう（第２図（ａ）参照）という欠点があった。
さい場合には、逆の動作によってゲートＧの出力クロッ
ク信号すのデユティ比が５０％となるように制御される
（第２図（ａ） 、 （ｂ）参照）０しかしながら、こ
のような自己バイアスゲート回路においては、雑音のよ
うな微小振幅の入力信号（第２図（ｃ）参照）があった
場合に、前述の負帰還作用によシグートＧの入力には自
己バイアスが与えられ、グー）Ｇの出力に信号が出力さ
れてしまう（第２図（ａ）参照）という欠点があった。
本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は簡単な回路構成によって無人力時における不要な微小
振幅入力信号を遮断し、ゲートの出力に信号が出力され
るのを防止することができる自己バイアスゲート回路を
提供することにある。
共にかかる欠点を除去すべくなされたもので、その目的
は簡単な回路構成によって無人力時における不要な微小
振幅入力信号を遮断し、ゲートの出力に信号が出力され
るのを防止することができる自己バイアスゲート回路を
提供することにある。
このような目的を達成するため、本発明は、入力信号の
振幅を検出しその入力信号のピーク値に比例する直流電
圧に変換して出力するピーク検出回路と、このピーク検
出回路からの直流電圧と基準電圧とを比較する比較回路
と、この比較回路の出力を入力としゲートの入力バイア
ス電圧を制御する駆動゛回路とを備え、所定振幅以下の
入力信号を遮断しゲート回路に信号が出力されるのを防
止するようにしたものである。
振幅を検出しその入力信号のピーク値に比例する直流電
圧に変換して出力するピーク検出回路と、このピーク検
出回路からの直流電圧と基準電圧とを比較する比較回路
と、この比較回路の出力を入力としゲートの入力バイア
ス電圧を制御する駆動゛回路とを備え、所定振幅以下の
入力信号を遮断しゲート回路に信号が出力されるのを防
止するようにしたものである。
以下、図面に基づき本発明の実施例を詳細に説明する。
第３図は本発明による自己バイアスゲート回路の一実施
例を示す回路図である。
例を示す回路図である。
この第３図において第１図と同一符号のものは相当部分
を示し、ＰＤは入力端子ＩＮに接続されかつ入力信号の
振幅を検出しその入力信号のピーク値に比例する直流電
圧に変換して出力するピーク検出回路、ＣＯＭＰはこの
ピーク検出回路ＰＤからの直流電圧と基準電圧Ｖｓ と
を比較する比較回路、Ｑはこの比較回路ＣＯＭＰの出力
を入力としゲートＧの入力バイアス電圧を制御する駆動
回路を構成する駆動トランジスタで、この駆動トランジ
スタＱのエミッタは接地され、コレクタはゲートＧの入
力端に接続され、ベースは比較回路ＣＯＭＰの出力端に
接続さ扛ている。
を示し、ＰＤは入力端子ＩＮに接続されかつ入力信号の
振幅を検出しその入力信号のピーク値に比例する直流電
圧に変換して出力するピーク検出回路、ＣＯＭＰはこの
ピーク検出回路ＰＤからの直流電圧と基準電圧Ｖｓ と
を比較する比較回路、Ｑはこの比較回路ＣＯＭＰの出力
を入力としゲートＧの入力バイアス電圧を制御する駆動
回路を構成する駆動トランジスタで、この駆動トランジ
スタＱのエミッタは接地され、コレクタはゲートＧの入
力端に接続され、ベースは比較回路ＣＯＭＰの出力端に
接続さ扛ている。
そして、入力端子ＩＮからの入力クロック信号ａはピー
ク検出回路ＰＤに入力されてピーク値に相当する直流電
圧に変換され、この直流電圧と基準電圧ｖ８ とを比較
回路ＣＯＭＰで比較し、その比較回路ＣＯＭＰの出力に
ょ夛駆動トランジスタＱよシなる駆動回路（バイアス駆
動回路ンを介してグー）Ｇの入力バイアスを制御するよ
うに構成されている。
ク検出回路ＰＤに入力されてピーク値に相当する直流電
圧に変換され、この直流電圧と基準電圧ｖ８ とを比較
回路ＣＯＭＰで比較し、その比較回路ＣＯＭＰの出力に
ょ夛駆動トランジスタＱよシなる駆動回路（バイアス駆
動回路ンを介してグー）Ｇの入力バイアスを制御するよ
うに構成されている。
このように構成することによシ、ゲートＧの入力信号が
無い場合に雑音のように不要な微小振幅入力があった場
合でもその入力信号を遮断することができる。
無い場合に雑音のように不要な微小振幅入力があった場
合でもその入力信号を遮断することができる。
つぎにこの第３図に示す実施例の１作を第４図を参照し
て説明する。第４図において、（ａ） 、 （ｂ）は入
力クロック信号（第４図（＋’） ） （ｄ ｕ ｔ
ｙ ＃５０％ンに対する出力クロック信号（第４図（ｂ
））（ｄｕｔｙ−５０％）を示したものであり 、（ｃ
） 、 （ｄ）は不要人力信号（第４図（Ｃ））に対す
る出力信号（第４図（ｄ））を示したものである。なお
、■ｓはスレッショルド電圧を示す。・ まず、ａは入力端子ＩＮからの入力クロック信号であシ
、この第４図（ａ）に示すような波形の入力クロック信
号ａはピーク検出回路ＰＤに入力されると共に、コンデ
ンサＣＩを介してゲートＧの入力端に供給される。そし
て、ピーク検出回路ＰＤによって入力クロック信号ａの
ピーク電圧の変化に比例した直流電圧変化が出力Ｃとし
て比較回路ＣＯＭＰの一方の入力端に入力され、この比
較回路ＣＯＭＰの他方の入力端に入力される基準電圧ｄ
と比較され、ｔｅｌ＞ｌｄｌの場合には比較回路ＣＯＭ
Ｐの比較出力ｅは０■となる。したがって、駆動トラン
ジスタＱはオフ状態となシ、ゲートＧの入力ｆには正常
な自己バイアスが与えられ、このゲートＧの出力すには
第４図（ｂ）に示すような波形のデユティ５０チの出力
クロック信号が送出される。
て説明する。第４図において、（ａ） 、 （ｂ）は入
力クロック信号（第４図（＋’） ） （ｄ ｕ ｔ
ｙ ＃５０％ンに対する出力クロック信号（第４図（ｂ
））（ｄｕｔｙ−５０％）を示したものであり 、（ｃ
） 、 （ｄ）は不要人力信号（第４図（Ｃ））に対す
る出力信号（第４図（ｄ））を示したものである。なお
、■ｓはスレッショルド電圧を示す。・ まず、ａは入力端子ＩＮからの入力クロック信号であシ
、この第４図（ａ）に示すような波形の入力クロック信
号ａはピーク検出回路ＰＤに入力されると共に、コンデ
ンサＣＩを介してゲートＧの入力端に供給される。そし
て、ピーク検出回路ＰＤによって入力クロック信号ａの
ピーク電圧の変化に比例した直流電圧変化が出力Ｃとし
て比較回路ＣＯＭＰの一方の入力端に入力され、この比
較回路ＣＯＭＰの他方の入力端に入力される基準電圧ｄ
と比較され、ｔｅｌ＞ｌｄｌの場合には比較回路ＣＯＭ
Ｐの比較出力ｅは０■となる。したがって、駆動トラン
ジスタＱはオフ状態となシ、ゲートＧの入力ｆには正常
な自己バイアスが与えられ、このゲートＧの出力すには
第４図（ｂ）に示すような波形のデユティ５０チの出力
クロック信号が送出される。
つぎに、比較回路ＣＯＭＰにて、ｌｃｌ＜Ｉｄｌの場合
、すなわち、入力クロック信号ａが第４図（ｃ）に示す
ような波形の入力信号振幅が設定値以下の場合には、比
較回路ＣＯＭＰの比較出力ｅによって駆動トランジスタ
ＱＵオン状態となり、ゲートＧの入力ｆはＯｖとなる。
、すなわち、入力クロック信号ａが第４図（ｃ）に示す
ような波形の入力信号振幅が設定値以下の場合には、比
較回路ＣＯＭＰの比較出力ｅによって駆動トランジスタ
ＱＵオン状態となり、ゲートＧの入力ｆはＯｖとなる。
したがって、ゲートＧの出力すは第４図（ｄ）に示すよ
うにハイ囁Ｈ〃に固定される。
うにハイ囁Ｈ〃に固定される。
このようにして、無人力時における不要な微小振幅入力
信号を遮断し、ゲートＧの出力に信号が出力さｎるのを
防止することができる。
信号を遮断し、ゲートＧの出力に信号が出力さｎるのを
防止することができる。
以上の説明から明らかなように、本発明によれば、複雑
な手段を用いることなく、出力信号のデユティ比を自動
調整する機能をもつ自己バイアスゲート回路において、
このゲート回路の入力信号を検出し、その検出信号によ
っである一定振幅以下の入力信号の場合は出力信号を遮
断するようにした簡単な回路構成によって、無人力時に
おける不要な微小振幅入力信号を遮断し、ゲートの出力
に信号が出力されるのを防止することができるので、実
用上の効果は極めて大である。
な手段を用いることなく、出力信号のデユティ比を自動
調整する機能をもつ自己バイアスゲート回路において、
このゲート回路の入力信号を検出し、その検出信号によ
っである一定振幅以下の入力信号の場合は出力信号を遮
断するようにした簡単な回路構成によって、無人力時に
おける不要な微小振幅入力信号を遮断し、ゲートの出力
に信号が出力されるのを防止することができるので、実
用上の効果は極めて大である。
Claims (1)
- 反転出力を積分回路を介して帰還するゲート回路におい
て、入力信号の振幅を検出しその入力信号のピーク値に
比例する直流電圧に変換して出力するピーク検出回路と
、このピーク検出回路からの直流電圧と基準電圧とを比
較する比較回路と、この比較回路の出力を入力としゲー
トの入力バイアス電圧を制御する駆動回路とを備えてな
ることを特徴とする自己バイアスゲート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59090224A JPS60235519A (ja) | 1984-05-08 | 1984-05-08 | 自己バイアスゲ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59090224A JPS60235519A (ja) | 1984-05-08 | 1984-05-08 | 自己バイアスゲ−ト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60235519A true JPS60235519A (ja) | 1985-11-22 |
Family
ID=13992511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59090224A Pending JPS60235519A (ja) | 1984-05-08 | 1984-05-08 | 自己バイアスゲ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60235519A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62121834U (ja) * | 1986-01-22 | 1987-08-03 | ||
| JPS62135229U (ja) * | 1986-02-20 | 1987-08-26 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314447A (en) * | 1976-07-26 | 1978-02-09 | Mitsubishi Electric Corp | Refrigerating device |
| JPS55153456A (en) * | 1979-05-18 | 1980-11-29 | Nippon Telegr & Teleph Corp <Ntt> | Pulse transmission circuit |
| JPS5949014A (ja) * | 1982-09-14 | 1984-03-21 | Mitsubishi Electric Corp | 波形整形回路 |
-
1984
- 1984-05-08 JP JP59090224A patent/JPS60235519A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314447A (en) * | 1976-07-26 | 1978-02-09 | Mitsubishi Electric Corp | Refrigerating device |
| JPS55153456A (en) * | 1979-05-18 | 1980-11-29 | Nippon Telegr & Teleph Corp <Ntt> | Pulse transmission circuit |
| JPS5949014A (ja) * | 1982-09-14 | 1984-03-21 | Mitsubishi Electric Corp | 波形整形回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62121834U (ja) * | 1986-01-22 | 1987-08-03 | ||
| JPS62135229U (ja) * | 1986-02-20 | 1987-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4298884A (en) | Chroma amplifier and color killer | |
| US4943736A (en) | Waveform converting apparatus | |
| KR0133868B1 (ko) | 오디오신호의 레벨조절회로 | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| JPH1118179A (ja) | 赤外線リモートコントロール回路 | |
| US5499300A (en) | Stereo and dual audio signal identifying circuit | |
| US3946253A (en) | Pulse train generator | |
| JPH0339980Y2 (ja) | ||
| JP2994941B2 (ja) | パルス幅変調信号出力回路 | |
| JPH0417510B2 (ja) | ||
| JPS5832347Y2 (ja) | 複合積分回路 | |
| KR940011660B1 (ko) | 워치독 회로 | |
| JPH0362071B2 (ja) | ||
| JPH01183908A (ja) | フィルタ回路 | |
| JPS62128673A (ja) | フイ−ドバツク型クランプ回路 | |
| JP2537959B2 (ja) | 映像信号振幅制限装置 | |
| JPH079192Y2 (ja) | 垂直偏向電流振幅制限回路 | |
| JPH0351903A (ja) | パワーオンリセット監視回路 | |
| JPH0385915A (ja) | 自動デューテイ調整回路 | |
| JPS62128674A (ja) | フイ−ドバツク型クランプ回路 | |
| JPS61184056A (ja) | 映像信号処理回路 | |
| JPH02141018A (ja) | デューテイ自動調整クロツク発生回路 | |
| JPH04348613A (ja) | ディジタル信号駆動回路 | |
| JPS6351432B2 (ja) | ||
| JPH04162480A (ja) | レーザダイオード駆動回路 |