JPS584934A - 半導体装置の組立て方法 - Google Patents
半導体装置の組立て方法Info
- Publication number
- JPS584934A JPS584934A JP56102877A JP10287781A JPS584934A JP S584934 A JPS584934 A JP S584934A JP 56102877 A JP56102877 A JP 56102877A JP 10287781 A JP10287781 A JP 10287781A JP S584934 A JPS584934 A JP S584934A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- semiconductor element
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の組立て方法１例えば電力用半導体
素子まｇはかかる半導体素子と基板との組立体である半
導体素子部材を、基板まπはステム上に半田付けするに
おいＣ，かかる半導体素子または半導体素子部材と基板
まｇはステ五〇間に存在する半田に、空１ＩＩ４シ＜は
気泡が発生することを抑制する方法に関する。
素子まｇはかかる半導体素子と基板との組立体である半
導体素子部材を、基板まπはステム上に半田付けするに
おいＣ，かかる半導体素子または半導体素子部材と基板
まｇはステ五〇間に存在する半田に、空１ＩＩ４シ＜は
気泡が発生することを抑制する方法に関する。
従来技ｌｉにおいては、半導体素子を基体に半田付けす
る場合、次のような方法な用いて行われて（、・る、第
１図を参照して説明すると、銅製のステムｌ上に銀ろう
２ｖ用い【モリブデン基板３にろう付けし１次に半田４
によって半導体素子５ｖ基板３に半田付けする。かかる
ろう付けおよび半田付けは、ステムｌの下に配置された
（図示しない）加熱体からの熱によって行う、ここで、
半導体素子５ｖ基板３に半田付けする場合、従来技術で
は次の３つの方法が行われている。
る場合、次のような方法な用いて行われて（、・る、第
１図を参照して説明すると、銅製のステムｌ上に銀ろう
２ｖ用い【モリブデン基板３にろう付けし１次に半田４
によって半導体素子５ｖ基板３に半田付けする。かかる
ろう付けおよび半田付けは、ステムｌの下に配置された
（図示しない）加熱体からの熱によって行う、ここで、
半導体素子５ｖ基板３に半田付けする場合、従来技術で
は次の３つの方法が行われている。
その１つは、半田４および半導体素子５ｖ基板３上に乗
せ、高温の加熱炉で半田材を溶融させて象付ける方法で
、その１つは加熱体の熱で半田４を溶融した段階で半導
体素子５を数回基板にこすり合わせて（スクラブして）
取り付ける方法、他の１つは、半導体素子５をスクラブ
しに後、基板３ＫＦｉつて水平にその一辺が１板３の一
辺に平行かつわずかに重なり合う位置（同図破線で示さ
れる位置）まで動かし、しかる後に半導体素子５ｖ基板
３に水平かつ平行に当該素子の取付は位置まで動かして
取付ける方法である。上述し′ｒ、３つの方法のうち前
者２つの方法は、電力用半導体素子Ｖように大きなチッ
プに対しては有効でない、その理由は、半導体素子５の
取付は時に半田４内に空隙（ボイド）が多数発生し、半
導体装置としては信頼性に欠けるという問題を有してい
る。
せ、高温の加熱炉で半田材を溶融させて象付ける方法で
、その１つは加熱体の熱で半田４を溶融した段階で半導
体素子５を数回基板にこすり合わせて（スクラブして）
取り付ける方法、他の１つは、半導体素子５をスクラブ
しに後、基板３ＫＦｉつて水平にその一辺が１板３の一
辺に平行かつわずかに重なり合う位置（同図破線で示さ
れる位置）まで動かし、しかる後に半導体素子５ｖ基板
３に水平かつ平行に当該素子の取付は位置まで動かして
取付ける方法である。上述し′ｒ、３つの方法のうち前
者２つの方法は、電力用半導体素子Ｖように大きなチッ
プに対しては有効でない、その理由は、半導体素子５の
取付は時に半田４内に空隙（ボイド）が多数発生し、半
導体装置としては信頼性に欠けるという問題を有してい
る。
第３の方法は、前者２つの方法がもっていた間ｌｌｖ解
決すべく開発され文方法で、この方法によって半導体素
子な半田材けして取付は文場合は半田内に空ｌＩｖはと
んと生じないため、高い信頼性をもつπ電力用半導体装
置を作９５ることが確かめられた。ところが、かかる方
法では半導体素子Ｓ【基板３に半田付けする時、一度素
子５を基板３１１Ｃ対し水平な方向に移動させるが、こ
の素子５の移動が基板３に平行に行われないと、取付は
後に半田内に空−が残り易いことが経験された。まｇ、
この半導体素子５の平行移動には技術上熟練Ｖ畳し、半
導体装置製作工程の効率すなわち歩留９１’低下させる
ことは否み得な〜・。
決すべく開発され文方法で、この方法によって半導体素
子な半田材けして取付は文場合は半田内に空ｌＩｖはと
んと生じないため、高い信頼性をもつπ電力用半導体装
置を作９５ることが確かめられた。ところが、かかる方
法では半導体素子Ｓ【基板３に半田付けする時、一度素
子５を基板３１１Ｃ対し水平な方向に移動させるが、こ
の素子５の移動が基板３に平行に行われないと、取付は
後に半田内に空−が残り易いことが経験された。まｇ、
この半導体素子５の平行移動には技術上熟練Ｖ畳し、半
導体装置製作工程の効率すなわち歩留９１’低下させる
ことは否み得な〜・。
本発明の目的は上述し究第３番目の半導体素子部材は方
法に不可避の問題を解決するにあり、このため本発明に
よれば半導体素子またはかかる半導体素子と基板との組
立体である半導体素子部材な基体上に半田材けする方法
にお〜２て、溶融されに半田上の半導体素子または半導
体素子部材を。
法に不可避の問題を解決するにあり、このため本発明に
よれば半導体素子またはかかる半導体素子と基板との組
立体である半導体素子部材な基体上に半田材けする方法
にお〜２て、溶融されに半田上の半導体素子または半導
体素子部材を。
牛導体収納容器上に前記基体と近接して設けら九に凸状
ガイドを案内として基体に対し平行に、前記半導体素子
または半導体素子部材の一部と前記基体の一部とが重な
り合う位置まで移動し、しかる後に前記半導体素子また
は半導体素子部材を凸状ガイドを用いて基体上の素子取
付は位置へ移動する工程を有することｖ４Ｉ黴とする半
導体装置の組立て方法が提供される。
ガイドを案内として基体に対し平行に、前記半導体素子
または半導体素子部材の一部と前記基体の一部とが重な
り合う位置まで移動し、しかる後に前記半導体素子また
は半導体素子部材を凸状ガイドを用いて基体上の素子取
付は位置へ移動する工程を有することｖ４Ｉ黴とする半
導体装置の組立て方法が提供される。
以下、添付図面を参照して本発明にかかる半導体装置の
組立て方法の実施例Ｖ説明する。
組立て方法の実施例Ｖ説明する。
第２図は本発ｑ１４１）方法を行５工権における半導体
装置の要部を示す図である１間図において（ａ）と（ｂ
）はそれぞれ当該半導体装置の平面図と−）のムーム＃
［＆５断面図である０本発ＥＪ１によれば１例えば銅製
ステムからなる半導体収納容器基体１上にモリブデン基
板３が例えば銀ろ５（１１１点７８０ （’Ｃ））２に
よって固着されており、轟骸基板３１ｆ：ＩＩ＊して、
半導体索子５を水平移動させるための案内としての凸状
ガイド６が設けられる。前記凸状ガイド６は、基体ｌと
ｄば等しい高さを有するよう（ステム１と一体に機械加
工により形成されてもよく、まＲ該ステムｌとは別に形
成されて基板３と同様に適当なろう材によリステムｌＫ
固着されてもよい。
装置の要部を示す図である１間図において（ａ）と（ｂ
）はそれぞれ当該半導体装置の平面図と−）のムーム＃
［＆５断面図である０本発ＥＪ１によれば１例えば銅製
ステムからなる半導体収納容器基体１上にモリブデン基
板３が例えば銀ろ５（１１１点７８０ （’Ｃ））２に
よって固着されており、轟骸基板３１ｆ：ＩＩ＊して、
半導体索子５を水平移動させるための案内としての凸状
ガイド６が設けられる。前記凸状ガイド６は、基体ｌと
ｄば等しい高さを有するよう（ステム１と一体に機械加
工により形成されてもよく、まＲ該ステムｌとは別に形
成されて基板３と同様に適当なろう材によリステムｌＫ
固着されてもよい。
かかる半導体装置において半導体素子ｓｖ基板３上に半
田付けするには、先ず、基板３上に半田材４Ｃ融点３０
０（’Ｃ））を載せ、さらに半田材４上に半導体素子５
ｔｌ−置き、半導体装置下方から加熱体（図示せず）で
熱を加え、半田を溶融させる。
田付けするには、先ず、基板３上に半田材４Ｃ融点３０
０（’Ｃ））を載せ、さらに半田材４上に半導体素子５
ｔｌ−置き、半導体装置下方から加熱体（図示せず）で
熱を加え、半田を溶融させる。
次に、半導体索子５ｔ−半導体取付は位置７付近で数回
こすり合せ（スタツグ）、シかる後半導体素子５を凸状
カイドロ上にかつそれＫｆＢって同図に示す如く左方向
にスライドさせる。このとき。
こすり合せ（スタツグ）、シかる後半導体素子５を凸状
カイドロ上にかつそれＫｆＢって同図に示す如く左方向
にスライドさせる。このとき。
半導体素子５の右の上下方向、すなわち素子の勧業の横
方向の辺ｔＣ沿う狭い領域は基板３の左の上下方向の辺
に沿うきわめて狭い領域に重なり合っている６次いで前
記半導体素子５を凸状ガイド６上を基板３に平行にかつ
、半田材を前方へ押し流すように取付は位置７までスラ
イｔさせる。
方向の辺ｔＣ沿う狭い領域は基板３の左の上下方向の辺
に沿うきわめて狭い領域に重なり合っている６次いで前
記半導体素子５を凸状ガイド６上を基板３に平行にかつ
、半田材を前方へ押し流すように取付は位置７までスラ
イｔさせる。
このような本発明による固着方法によれば、簡単な操作
で半導体素子５を、当該半導体素子５と基板３との間に
空隙な発生させることなく基板３に半田付けすることが
できる。
で半導体素子５を、当該半導体素子５と基板３との間に
空隙な発生させることなく基板３に半田付けすることが
できる。
また１本発明は半導体素子を基板に半田付けする場合の
みでな（、半導体素子が取付けられに基板などの如き半
導体素子部材を半導体収納容器への取付けにも応用しう
る。第３図を参照すると。
みでな（、半導体素子が取付けられに基板などの如き半
導体素子部材を半導体収納容器への取付けにも応用しう
る。第３図を参照すると。
半導体収納容器基体１上に銅岬かもなる基板１２がろう
付けされており、当該基板１２上にタングステン、モリ
ブデン、セラミック等からなる基板１７が半田付けされ
る０図には基板１）のみが示されるが、この基板は前述
しで如くその上に半導体素子が取付けられに半導体素子
部材であってもよ−・、基板１７を半田材けする方法は
、前述しに半導体素子の場合と同じで、基板ｔｚｅｃｌ
ｉｌｌして設けられ交１個の凸状ガイド１６上を基板１
７ｖスライドさせることＫよって、空ｌ！Ｉｖ発生する
ことなく半田材けすることができる。πだし、基板１７
に：半導体素子を半田付けする場合は、半田材１３より
融点の低い半田材を使用する必要がある。
付けされており、当該基板１２上にタングステン、モリ
ブデン、セラミック等からなる基板１７が半田付けされ
る０図には基板１）のみが示されるが、この基板は前述
しで如くその上に半導体素子が取付けられに半導体素子
部材であってもよ−・、基板１７を半田材けする方法は
、前述しに半導体素子の場合と同じで、基板ｔｚｅｃｌ
ｉｌｌして設けられ交１個の凸状ガイド１６上を基板１
７ｖスライドさせることＫよって、空ｌ！Ｉｖ発生する
ことなく半田材けすることができる。πだし、基板１７
に：半導体素子を半田付けする場合は、半田材１３より
融点の低い半田材を使用する必要がある。
以上説明しに如き１本発明の方法によれば簡単な操作で
電力用大型半導体素子まπは半導体基板勢の半導体素子
部材な、空隙を発生させることなく、基板に半田付けす
ることができ、装置の信頼性を高めることができる。
電力用大型半導体素子まπは半導体基板勢の半導体素子
部材な、空隙を発生させることなく、基板に半田付けす
ることができ、装置の信頼性を高めることができる。
なお、第２図には凸状ガイド６は２個示されろが、それ
は２個に限定されるものでなく、算３図に示される如く
１個でお一つてもよい、凸状ガイド６の上表面は凸状に
形成してもまたは平担に形成してもよい、更に、凸状ガ
イドは基板から離して廖成してもまたは隣接して形成し
てもよい、要は。
は２個に限定されるものでなく、算３図に示される如く
１個でお一つてもよい、凸状ガイド６の上表面は凸状に
形成してもまたは平担に形成してもよい、更に、凸状ガ
イドは基板から離して廖成してもまたは隣接して形成し
てもよい、要は。
凸部ガイドが、半導体素子または半導体素子部材の平行
な移動な助けることである。
な移動な助けることである。
＠１図は従来方法における半導体素子の基板への半田付
けの工ｌｉＫおける半導体素子と基板とｔ示す断面図、
第２図の（−と伽）はそれぞれ本発明の方法な実施する
工程における半導体収納容器基体と半導体素子との千賀
図および麟面図、第３図の（ｍｌと（ｂｌは本発明の方
法の他の実施例の工程における半導体収納容器と半導体
素子部材の平面図と断面図である。
けの工ｌｉＫおける半導体素子と基板とｔ示す断面図、
第２図の（−と伽）はそれぞれ本発明の方法な実施する
工程における半導体収納容器基体と半導体素子との千賀
図および麟面図、第３図の（ｍｌと（ｂｌは本発明の方
法の他の実施例の工程における半導体収納容器と半導体
素子部材の平面図と断面図である。
１・・・半導体収納容器基体％３ 、１２ 、１７−・
一基板。
一基板。
４．１３−−・半田材、５・−半導体素子、６．１６−
凸状ガイド 第１図 （ｂ） 第２図 第３図
凸状ガイド 第１図 （ｂ） 第２図 第３図
Claims (1)
- 【特許請求の範囲】 半導体素子またはかかる半導体素子と基板との組立体で
ある半導体素子部材を基体上に半田付けする方法におい
【、溶融されπ半田上の半導体素子または半導体素子部
材を、半導体収納容器上に前記基体と近接して設けられ
た凸部状ガイドを案内として基体に対し平行に、前記半
導体素子まπは半導体素子部材の一部と前記基体の一部
とが重なり合う位置まで移動し、しかる後に前記半導体
素子または半導体素子部材を凸状ガイドを用いて基体上
の素子取付は位置へ移動する工程を有することを特徴と
する半導体装置の組立て方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102877A JPS584934A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の組立て方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102877A JPS584934A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の組立て方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS584934A true JPS584934A (ja) | 1983-01-12 |
Family
ID=14339115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102877A Pending JPS584934A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の組立て方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584934A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182814A (ja) * | 1983-04-01 | 1984-10-17 | Idemitsu Petrochem Co Ltd | モノビニル芳香族系樹脂組成物 |
| US4639494A (en) * | 1984-02-28 | 1987-01-27 | Sumitomo Chemical Company, Limited | Process for producing polystyrene |
| JPS63248809A (ja) * | 1987-01-28 | 1988-10-17 | ザ ダウ ケミカル カンパニー | ゴム強化モノビニリデン芳香族ポリマー樹脂およびその製造法 |
| JPH0368612A (ja) * | 1989-08-08 | 1991-03-25 | Japan Synthetic Rubber Co Ltd | 高光沢耐衝撃性芳香族ビニル系樹脂組成物 |
| US5191023A (en) * | 1988-08-26 | 1993-03-02 | Mitsui Toatsu Chemicals, Inc. | Block-copolymerized-rubber-modified styrene copolymers |
-
1981
- 1981-06-30 JP JP56102877A patent/JPS584934A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182814A (ja) * | 1983-04-01 | 1984-10-17 | Idemitsu Petrochem Co Ltd | モノビニル芳香族系樹脂組成物 |
| US4639494A (en) * | 1984-02-28 | 1987-01-27 | Sumitomo Chemical Company, Limited | Process for producing polystyrene |
| JPS63248809A (ja) * | 1987-01-28 | 1988-10-17 | ザ ダウ ケミカル カンパニー | ゴム強化モノビニリデン芳香族ポリマー樹脂およびその製造法 |
| US5191023A (en) * | 1988-08-26 | 1993-03-02 | Mitsui Toatsu Chemicals, Inc. | Block-copolymerized-rubber-modified styrene copolymers |
| JPH0368612A (ja) * | 1989-08-08 | 1991-03-25 | Japan Synthetic Rubber Co Ltd | 高光沢耐衝撃性芳香族ビニル系樹脂組成物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69211456T2 (de) | Flip-Chip-Verfahren zur Verbindung eines Halbleiterchips | |
| US4418857A (en) | High melting point process for Au:Sn:80:20 brazing alloy for chip carriers | |
| JPH11514493A (ja) | 柔軟性ワイヤからの電気的接触構造 | |
| US3665590A (en) | Semiconductor flip-chip soldering method | |
| US3470611A (en) | Semiconductor device assembly method | |
| JPS584934A (ja) | 半導体装置の組立て方法 | |
| US4654102A (en) | Method for correcting printed circuit boards | |
| JPH0778932A (ja) | 半導体装置の製造方法 | |
| JPH07118498B2 (ja) | 電気的接合部 | |
| JPH088284A (ja) | ワイヤボンディング構造及びその補強方法 | |
| JP2828069B2 (ja) | バンプ付きワークの半田付け方法 | |
| JPH026055A (ja) | プリント回路基板とシリコンチップのはんだ付方法 | |
| JP2975207B2 (ja) | 半田ワイヤーによるワイヤーボンディング装置 | |
| JPH0529364A (ja) | 半導体素子のボンデイング方法及び装置 | |
| DE19818436A1 (de) | Lötvorrichtung, Lötverfahren unter Verwendung derselben und durch die Vorrichtung und das Verfahren hergestellte Halbleitereinrichtung | |
| JPS6153737A (ja) | 電子装置の組立法及び組立装置 | |
| JP2682006B2 (ja) | バンプ形成方法 | |
| JPS6086841A (ja) | 半導体装置の製造法 | |
| JP4499899B2 (ja) | 電子部品パッケージにおけるリードフレームろう付方法 | |
| JP2874771B2 (ja) | バンプの形成方法 | |
| JP2818204B2 (ja) | バンプの形成方法 | |
| JPS635234Y2 (ja) | ||
| DE2355501C3 (de) | Verfahren zur Herstellung von Lötstellen mit einem Weichlot auf einer Goldschicht | |
| JPS6158247A (ja) | ワイヤボンデイング方法 | |
| JPS6063941A (ja) | 半導体装置の製法 |