JPS5850418B2 - ＳｉＯ↓２絶縁膜の形成方法 - Google Patents
ＳｉＯ↓２絶縁膜の形成方法Info
- Publication number
- JPS5850418B2 JPS5850418B2 JP54111680A JP11168079A JPS5850418B2 JP S5850418 B2 JPS5850418 B2 JP S5850418B2 JP 54111680 A JP54111680 A JP 54111680A JP 11168079 A JP11168079 A JP 11168079A JP S5850418 B2 JPS5850418 B2 JP S5850418B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- sio2
- contact hole
- gas pressure
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の層間絶縁膜や保護膜として用い
るに適したＳｉＯ２絶縁膜の形成方法に関する。
るに適したＳｉＯ２絶縁膜の形成方法に関する。
ＳｉＯ２絶縁膜の形成方法の一つとして高周波スパック
リング法がある。
リング法がある。
第１図は高周波スパッタリングによるＳ ｉ ０２絶縁
膜を用いた半導体装置の従来例を示す。
膜を用いた半導体装置の従来例を示す。
１はｐ形Ｓｉ基板、２はｎ＋拡散領域、３は熱酸化Ｓｉ
Ｏ２膜、４は第１層配線、５は高周波スパッタリングに
よるＳ ｉ０２層間絶縁膜、６は第２層配線、７はコン
タクトホール部であり、配線工程としては、拡散領域２
、熱酸化Ｓ ｉ０２膜３が設けられたＳｉ基板１上に第
１層配線４を形成した後、高周波スパッタリングにより
ＳｉＯ２層間絶縁膜５を形成し、その後ケミカルエツチ
ング法により層間絶縁膜５にコンタクトホール部７をあ
け、このコンタクトホール部を通して第１層配線４と接
続するように第２層配線６が形成される。
Ｏ２膜、４は第１層配線、５は高周波スパッタリングに
よるＳ ｉ０２層間絶縁膜、６は第２層配線、７はコン
タクトホール部であり、配線工程としては、拡散領域２
、熱酸化Ｓ ｉ０２膜３が設けられたＳｉ基板１上に第
１層配線４を形成した後、高周波スパッタリングにより
ＳｉＯ２層間絶縁膜５を形成し、その後ケミカルエツチ
ング法により層間絶縁膜５にコンタクトホール部７をあ
け、このコンタクトホール部を通して第１層配線４と接
続するように第２層配線６が形成される。
高周波スパッタリングは低圧のＡｒガス雰囲気中で高周
波放電により陰極材料をスパッタさせ陽極側の基板上に
陰極材料の膜を形成する方法であるが、従来、ＳｉＯ２
の高周波スパッタリングはガス圧力等の作業条件を一定
にした状態で行なわれていたため、生成されるＳｉＯ２
層間絶縁膜５は厚さ方向のすべての部分で均質であった
。
波放電により陰極材料をスパッタさせ陽極側の基板上に
陰極材料の膜を形成する方法であるが、従来、ＳｉＯ２
の高周波スパッタリングはガス圧力等の作業条件を一定
にした状態で行なわれていたため、生成されるＳｉＯ２
層間絶縁膜５は厚さ方向のすべての部分で均質であった
。
そのため、コンタクトホール部７のエツチング中に厚さ
方向と同じ速度で横方向にもエツチングが進行し、大き
なサイドエッチｌが生ずる。
方向と同じ速度で横方向にもエツチングが進行し、大き
なサイドエッチｌが生ずる。
サイドエッチｌが大きいと、それだけ第２層配線６の幅
を太きくしなければならず、半導体装置の高集積化を妨
げる結果となり、特に信号伝搬遅延時間の短縮、層間漏
話の減少をはかるため厚い層間絶縁膜を用いる場合、大
きな問題となる。
を太きくしなければならず、半導体装置の高集積化を妨
げる結果となり、特に信号伝搬遅延時間の短縮、層間漏
話の減少をはかるため厚い層間絶縁膜を用いる場合、大
きな問題となる。
ＳｉＯ２絶縁膜を保護膜として用いる場合にもこれと同
様なことがいえる。
様なことがいえる。
本発明は、高周波スパッタリングにより半導体装置にＳ
ｉｏ ２絶縁膜を形成する際の雰囲気ガス圧力と生成
されるＳ ｉ０２絶縁膜のエツチング速度との関係に注
目し、雰囲気ガス圧力を時間の経過とともに小さくして
、生成されるＳｉＯ２絶縁膜の緻密性をその表面に近づ
くにつれて高めることにより、上記問題点の解決をはか
ったものである。
ｉｏ ２絶縁膜を形成する際の雰囲気ガス圧力と生成
されるＳ ｉ０２絶縁膜のエツチング速度との関係に注
目し、雰囲気ガス圧力を時間の経過とともに小さくして
、生成されるＳｉＯ２絶縁膜の緻密性をその表面に近づ
くにつれて高めることにより、上記問題点の解決をはか
ったものである。
以下、図面を用いて詳細に説明する。
本発明者らの研究によれば、高周波スパッタリングによ
りＳ ｉ０２絶縁膜を形成する際、雰囲気ガス圧力を小
さくすると、絶縁特性をそこなうことなく、生成される
ＳｉＯ２絶縁膜の緻密性が向上し、その結果エツチング
速度が小さくなることが判明した。
りＳ ｉ０２絶縁膜を形成する際、雰囲気ガス圧力を小
さくすると、絶縁特性をそこなうことなく、生成される
ＳｉＯ２絶縁膜の緻密性が向上し、その結果エツチング
速度が小さくなることが判明した。
第２図にスパッタリング雰囲気中のＡｒガス圧力とエツ
チング速度との関係の一例を示す。
チング速度との関係の一例を示す。
このデータは、放電電力１．５ ｋＷ１周波数１３．５
６ＭＨｚの高周波を印加してスパッタリングを行ない、
得られたＳ ｉｏ ２絶縁膜をＮＨ４Ｆ’ ： ＨＦ＝
４ ： １のエツチング液で処理した例であり、Ａｒガ
ス圧力を３ Ｘ １０−’ ｔｏｒｒ〜４ Ｘ １０−
３ｔｏｒｒに変化させた場合、エツチング速度の変化範
囲は２０００λ／ ｍ ｉｎ 、〜５０００λ／Ｉｎ
Ｉ ｎ 、であった。
６ＭＨｚの高周波を印加してスパッタリングを行ない、
得られたＳ ｉｏ ２絶縁膜をＮＨ４Ｆ’ ： ＨＦ＝
４ ： １のエツチング液で処理した例であり、Ａｒガ
ス圧力を３ Ｘ １０−’ ｔｏｒｒ〜４ Ｘ １０−
３ｔｏｒｒに変化させた場合、エツチング速度の変化範
囲は２０００λ／ ｍ ｉｎ 、〜５０００λ／Ｉｎ
Ｉ ｎ 、であった。
上記の事実に基づき本発明の一実施例では、高周波スパ
ッタリングによりＳ ｔ ０２絶縁膜を形成する際、始
めは通常Ａｒガス圧力（約４ Ｘ １０−３ｔｏｒｒ）
でスパッタリングを行ない、時間の経過とともにＡｒガ
ス圧力を徐々に小さくして、生成されるＳ ｉｏ ２絶
縁膜の緻密性をその表面に近づくにつれて高めていき、
このようにして形成したＳ ｔ ０２絶縁膜に通常のケ
ミカルエツチング法によりコンタクトホール部を形成す
る。
ッタリングによりＳ ｔ ０２絶縁膜を形成する際、始
めは通常Ａｒガス圧力（約４ Ｘ １０−３ｔｏｒｒ）
でスパッタリングを行ない、時間の経過とともにＡｒガ
ス圧力を徐々に小さくして、生成されるＳ ｉｏ ２絶
縁膜の緻密性をその表面に近づくにつれて高めていき、
このようにして形成したＳ ｔ ０２絶縁膜に通常のケ
ミカルエツチング法によりコンタクトホール部を形成す
る。
第３図はそのエツチング進行状況を示す図で、８はエツ
チングマスク、９はコンタクトホール内壁、１０はＳ
ｉ０２絶縁膜５が厚さ方向において均質な場合のコンタ
クトホール内壁である。
チングマスク、９はコンタクトホール内壁、１０はＳ
ｉ０２絶縁膜５が厚さ方向において均質な場合のコンタ
クトホール内壁である。
本発明によれば、ＳｉＯ２絶縁膜５の緻密性がその表面
に近づくほど高いため、厚さ方向のエツチング速度はエ
ツチングの進行につれて大きくなるのに対し、横方向へ
のエツチング速度は表面に近い部分はど小さく、その結
果として、ＳｉＯ２絶縁膜５が厚さ方向において均質な
場合に比ベサイドエッチｌ′を小さくすることができる
。
に近づくほど高いため、厚さ方向のエツチング速度はエ
ツチングの進行につれて大きくなるのに対し、横方向へ
のエツチング速度は表面に近い部分はど小さく、その結
果として、ＳｉＯ２絶縁膜５が厚さ方向において均質な
場合に比ベサイドエッチｌ′を小さくすることができる
。
この効果はＳｉＯ２絶縁膜が厚くなるほど顕著となる。
たとえば、Ａｒガス圧力を４ Ｘ １０−３ｔｏｒｒか
ら３ Ｘ １０−’ ｔｏｒｒまで徐々に小さくシ、他
の条件を前述のように設定して高周波スパッタリングを
行ない、形成されたＳｉＯ２絶縁膜（厚さ５μｍ）にＮ
Ｈ４Ｆ：ＨＦ＝４：１のエツチング液を用いてコンタク
トホール部を形成した場合、サイドエッチｌ′は４〜７
μｍであった。
ら３ Ｘ １０−’ ｔｏｒｒまで徐々に小さくシ、他
の条件を前述のように設定して高周波スパッタリングを
行ない、形成されたＳｉＯ２絶縁膜（厚さ５μｍ）にＮ
Ｈ４Ｆ：ＨＦ＝４：１のエツチング液を用いてコンタク
トホール部を形成した場合、サイドエッチｌ′は４〜７
μｍであった。
因みに、Ａｒガス圧力を４ Ｘ １０−３ｔｏｒｒ一定
とし、他の条件を同一とした場合のサイドエッチｌは１
５μｍ以上であり、本発明の効果は明らかである。
とし、他の条件を同一とした場合のサイドエッチｌは１
５μｍ以上であり、本発明の効果は明らかである。
本発明を適用した半導体装置の一例を第４図に示す。
７′はそのコンタクトホール部であり、拡散領域２、熱
酸化ＳｉＯ２膜３を有するＳｉ基板１上に第１層配線４
を形成した後、上記方法によりＳｉＯ２層間絶縁膜５を
形威し、コンタクトホール部７′をあける。
酸化ＳｉＯ２膜３を有するＳｉ基板１上に第１層配線４
を形成した後、上記方法によりＳｉＯ２層間絶縁膜５を
形威し、コンタクトホール部７′をあける。
その後、第２層配線６が形成される。
このようにして製造された半導体装置は、コンタクトホ
ール部のサイドエッチｌ′が小さいため、第２層配線６
の幅を小さくすることができ、高集積化がはかれる。
ール部のサイドエッチｌ′が小さいため、第２層配線６
の幅を小さくすることができ、高集積化がはかれる。
本発明の他の実施例として、スパッタリング雰囲気のガ
ス圧力を時間の経過とともに段階的に小さくしてもよい
。
ス圧力を時間の経過とともに段階的に小さくしてもよい
。
この方法を適用した半導体装置の例を第５図に示す。
７“はそのコンタクトホール部であり、拡散領域２、熱
酸化ＳｉＯ２膜３を有するＳｉ基板１上に第１層配線４
を形成した後、始め通常のＡｒガス圧力で高周波スパッ
タリングを行ない、膜厚が必要とする膜厚の半分程度に
なった時点からＡｒガス圧力を小さくすることにより、
下半分は緻密性が低く、上半分は緻密性が高いＳｉＯ２
層間絶縁膜５を形成する。
酸化ＳｉＯ２膜３を有するＳｉ基板１上に第１層配線４
を形成した後、始め通常のＡｒガス圧力で高周波スパッ
タリングを行ない、膜厚が必要とする膜厚の半分程度に
なった時点からＡｒガス圧力を小さくすることにより、
下半分は緻密性が低く、上半分は緻密性が高いＳｉＯ２
層間絶縁膜５を形成する。
その後、コンタクトホール部７“をあけ、第２層配線６
を形成する。
を形成する。
この方法によってもサイドエッチｌ“を小さくすること
ができ、半導体装置の高集積化がはかれる。
ができ、半導体装置の高集積化がはかれる。
たとえば、Ａｒガス圧力を４ Ｘ １０−３ｔｏｒｒか
ら３Ｘ １０ ” ｔｏｒｒへ段階的に小さくし、他の
条件を前述のように設定して高周波スパッタリングを行
ない、形成されたＳ １０２絶縁膜（厚さ５μｍ）にＮ
Ｈ４Ｆ：ＨＦ＝４： １のエツチング液を用いてコンタ
クトホール部を形成した場合、サイドエッチｌ“は６〜
１０μ扉と従来より大幅に減少することが確認された。
ら３Ｘ １０ ” ｔｏｒｒへ段階的に小さくし、他の
条件を前述のように設定して高周波スパッタリングを行
ない、形成されたＳ １０２絶縁膜（厚さ５μｍ）にＮ
Ｈ４Ｆ：ＨＦ＝４： １のエツチング液を用いてコンタ
クトホール部を形成した場合、サイドエッチｌ“は６〜
１０μ扉と従来より大幅に減少することが確認された。
第４図および第５図は本発明によるＳｉＯ２絶縁膜を層
間絶縁膜として用いた例であるが、保護膜として用いる
場合にも同様の効果が得られる。
間絶縁膜として用いた例であるが、保護膜として用いる
場合にも同様の効果が得られる。
以上説明したように、本発明によって形成されたＳｉＯ
２絶縁膜はコンタクトホール部等のサイドエッチが小さ
いので、層間絶縁膜や保護膜として用いることにより半
導体装置の高集積化がはかれる利点がある。
２絶縁膜はコンタクトホール部等のサイドエッチが小さ
いので、層間絶縁膜や保護膜として用いることにより半
導体装置の高集積化がはかれる利点がある。
また、このＳｉＯ２絶縁膜は表面に近づくにつれて緻密
化されているため、半導体装置の耐湿性、安定性の向上
にも有効である。
化されているため、半導体装置の耐湿性、安定性の向上
にも有効である。
第１図は高周波スパッタリングによるＳｉＯ２層間絶縁
膜を用いた半導体装置の従来例の断面図、第２図はスパ
ッタリング雰囲気中のＡｒガス圧力と形成されたＳｉＯ
２絶縁膜のエツチング速度との関係を示す線図、第３図
はケミカルエツチング法によるコンタクトホール部形成
の様子を示す図、第４図は本発明の一実施例として示し
た半導体装置の断面図、第５図は本発明の他の実施例と
じて示した半導体装置の断面図である。 １：Ｓｉ基板、２：拡散領域、３：熱酸化ＳｉＯ２膜、
４：第１層配線、５：高周波スパッタリングによるＳ
ｉ０２層間絶縁膜、６：第２層配線、７゜７′、７“：
コンタクトホール部、８：エツチングマスク、９：コン
タクトホ・−ル内壁、１０：ＳｉＯ２絶縁膜が厚さ方向
において均質な場合のコンタクトホール内壁、ｌ、Ｃ，
ｌ“：サイドエッチ。
膜を用いた半導体装置の従来例の断面図、第２図はスパ
ッタリング雰囲気中のＡｒガス圧力と形成されたＳｉＯ
２絶縁膜のエツチング速度との関係を示す線図、第３図
はケミカルエツチング法によるコンタクトホール部形成
の様子を示す図、第４図は本発明の一実施例として示し
た半導体装置の断面図、第５図は本発明の他の実施例と
じて示した半導体装置の断面図である。 １：Ｓｉ基板、２：拡散領域、３：熱酸化ＳｉＯ２膜、
４：第１層配線、５：高周波スパッタリングによるＳ
ｉ０２層間絶縁膜、６：第２層配線、７゜７′、７“：
コンタクトホール部、８：エツチングマスク、９：コン
タクトホ・−ル内壁、１０：ＳｉＯ２絶縁膜が厚さ方向
において均質な場合のコンタクトホール内壁、ｌ、Ｃ，
ｌ“：サイドエッチ。
Claims (1)
- １ 高周波スパッタリングにより半導体装置にＳｉＯ２
絶縁膜を形成する際、スパッタリング雰囲気のガス圧力
を時間の経過とともに小さくシ、生成されるＳｉＯ２絶
縁膜の緻密性をその表面に近づくにつれて高めることを
特徴とするＳ ｉｏ ２絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54111680A JPS5850418B2 (ja) | 1979-09-03 | 1979-09-03 | ＳｉＯ↓２絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54111680A JPS5850418B2 (ja) | 1979-09-03 | 1979-09-03 | ＳｉＯ↓２絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5636137A JPS5636137A (en) | 1981-04-09 |
| JPS5850418B2 true JPS5850418B2 (ja) | 1983-11-10 |
Family
ID=14567450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54111680A Expired JPS5850418B2 (ja) | 1979-09-03 | 1979-09-03 | ＳｉＯ↓２絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850418B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04252031A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | 絶縁膜とその形成方法と絶縁膜パターン形成方法及び半導体装置の製造方法 |
-
1979
- 1979-09-03 JP JP54111680A patent/JPS5850418B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5636137A (en) | 1981-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004134753A (ja) | 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法 | |
| JPH02230739A (ja) | 耐火金属の付着方法 | |
| JPS62248260A (ja) | 不活性化二重誘電体ゲ−ト装置とその製法 | |
| US4892843A (en) | Method of manufacturing a semiconductor device | |
| JP2994128B2 (ja) | 半導体装置の製造方法 | |
| JPH05102107A (ja) | 半導体装置の製造方法 | |
| JPH08250596A (ja) | 半導体装置の金属配線形成方法 | |
| US4406053A (en) | Process for manufacturing a semiconductor device having a non-porous passivation layer | |
| JPH0157495B2 (ja) | ||
| JPH04186657A (ja) | コンタクト配線の作製方法 | |
| US6174821B1 (en) | Semiconductor processing method of depositing polysilicon | |
| JP4032447B2 (ja) | 半導体装置の製造方法 | |
| JPH0214784B2 (ja) | ||
| JP2004522315A (ja) | 半導体構造 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| JPH01304735A (ja) | 半導体装置の保護膜形成方法 | |
| KR100380270B1 (ko) | 반도체 소자의 게이트 제조방법 | |
| JPS59191354A (ja) | 半導体装置の製造方法 | |
| JPH06291253A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| JP3039006B2 (ja) | 半導体装置の製造方法 | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| JPS5870556A (ja) | 半導体装置の製造方法 | |
| JP2000340551A (ja) | 半導体装置の製造方法 | |
| JPH0645278A (ja) | 半導体装置の製造方法 | |
| JPS60250635A (ja) | 絶縁膜の形成方法 |