JPS5850685A - ディジタル信号編集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ディジタル録音再生装置等により再生される
ディジタル信号を編集するディジタル信号編集装置に関
し、ひとつの手動フェーダ−にょシクロスフエート処理
を行なってなめらかにディジタル信号をつなぐことがで
き、精密な編集を容易な構成および操作により実現でき
るディジタル信号編集装置を提供するものである。

従来、アナログ録音されたテープの編集においては、録
音済みテープの有用な部分を手切シしてつなぎあわせ１
本のテープとする手切り編集が行なわれてきた。この様
子を第１図に示す。第１図において、１′、２′はそれ
ぞれ異なる録音済みテープの一部であり、１′のＡ部は
必要な部分、Ｂ部は不要な部分、′２の０部は不要な部
分、Ｄ部は必要な部分とする。これらのテープをそれぞ
れ切断し、機械的につなぎあわせることによシ望ましい
テープ３を得ることができる。この際に、テープ１′。

２′の切断位置すなわちＡとＢおよびＣとＤの境界（以
下編集点と呼ぶ）を見つけることが必要である力；、そ
のためには以下のような作業が必要であった。ｉなわち
テープレコーダを再生状態にし再生音を聞きながら編集
点とおぼしき位置で停止させる。ここでより正確な編集
点を探すためには手動で互いに同方向に正転または逆転
させ、このときの再生音を聞いて判断することによシ決
足する。すなわち、このような微調整を行なって望まし
い編集点であると判断した時に再生ヘッドのギャップ部
に当接しているテープ位置を正確な編集点として、上記
のような切断を行なっていた。また第１図のようにテー
クを斜めに切断するのは、編集後のテープを再生したと
きに編集点で再生音が不連続とならないように考慮され
た結果である。

このようにすれば、Ａ部の音は徐々に小さくなり（フェ
ードアウト）、ｐ部の音が徐々に大きくなる（゛フェー
　ドイン）効果があるためである。この接続部の処堺を
クロスフェードと呼ぶ。

このような編集作業は音楽テープなどを作成する際には
必要不可欠のものであるが、近年実用化されつつあるデ
ィジタル練音再生装置に適用する際には困難な問題が生
ずる。すなわち、ディジタル録音再生装置においては記
録信号はディジタルるごとはその期間だけ意味のない情
報が続くことであり、再生音に有害な影響を与えること
は自明である。一方、できるだけ失われる情報を少なく
するためにテープ進行方向に垂直に切断した場合にも通
常ディジタル録音再生装置においては数十サンプルの情
報ピッドに対して誤シ、訂正コードなどを付してｌＰＣ
Ｍフレームとして記録するため、ｌＰＣＭフレームの誤
りは避けられない。従って、（イ）その部分にミー−テ
ィングをかける、（ロ）その部分を飛ばして前後の情報
をつなぐ、などの操作が必要であり、いずれにしてもそ
の部分での原情報の音質に対する低下は本質的に問題で
ある。

本発明は上記従来の欠点を解消するものであり、編集点
での信号の欠落や不連続のないなめらかな編集を可能と
し、ひとつの手動フェーダ−によシクロヌフェード処理
を可能とした新規なディジタル信号編集装置を提供する
ものである。

以下本発明の一実施例を図面に基づいて説明する。まず
本発明のディジタル信号編集装置の編集方式の概略を説
明する。この方式では録音済テープを機械的に切断する
ことはせず、ディジタル録音再生装置を３台使用し、第
１のディジタル録音再生装置の再生ディジタル信号を編
集点まで再生し、その後第２のディジタル録音再生装置
の再生ディジタル信号に切り替えて第３のディジタル録
音再生装置に録音し、編集されたテープを作成する。こ
れを町２図で説明する。すなわち、第２図において、（
ａ）は第１のディジタル録音再生装置に装着された第１
のテープであり、−）は第２のディジタル録音再生装置
に装着された第２のテープであり、（Ｃ）は編集したデ
ィジタル信号を録音するための第３のテープであり第３
のディジタル録音再生装置に装着されている。まず第１
のディジタル録音再生装置に装着された第１のテープを
必要な部分Ａの始まり点４よジ少し多めに巻き戻すと同
時に、第２のディジタル録音再生装置に装着された第２
のテープをＣとＤの境界よりＬ２だけ手前に巻き戻す。

そして第１のテープを再生し、Ａの始まり点４に到達す
ると、第３のディジタル録音再生装置に装着された第３
のテープを録音状態とし、第１のテープのＡの部分を録
音する。そして第１のテープＡとＢの境界よりＬ１分だ
け手前になると、第２のテープを再生する。ここでＬ１
％Ｌ２とするが、この値は、搭１のテープのＡとＢの境
界に第１のディジタル録音再生装置の再生ヘッドが当接
する瞬間において第２のテープのＣ，Ｄの境界に第２の
ディジタル録音再生装置の再生ヘッドが当接するように
、第１のテープ及び第２のテープを同期走行させるのに
十分な長さであればよこのようにして第１のテープと第
２のテープを同期走行させ、第３のテープに録音するデ
ィジタル信号を第１のテープのＡとＢの境界から第２の
テープのＤに切り替えることによシ、Ｃのような第３の
編集されたテープを作成することができる。

このときＡとＤの境界において、Ａのディジタル信号と
、この信号を制御する手動フェーダ−に関連したフェー
ダ−ディジタル信号により、デイビタル演算しフェード
アウトする。またＤのゲイジタル信号と、前記手動フェ
ーダ−に関連したフェーダ−ディジタル信号により、デ
ィジタル演算しフェードインする。そしてフェードアウ
ト、フェードインしたそれぞれのディジタル信号を加算
する。

本発明は以上のような思想に基づいたディジタル信号編
集装置を実現するもので、以下、実施例に関して詳細な
説明を述べる。第３図において、６はこの装置の制御を
行なうＣＰＵ（マイクロコンピュータ）、６はＣＰＵ５
のプログラムが格納されているＲＯＭ、７はＣＰＵ５が
必要とするデータを保存するＲＡＭ、ｓはデータバス（
アドレスバスについては図では省略する）、９はこの装
置に対する制御命令を与える操作入力部、９′は操作入
力をＣＰＵ５が受けとったことを示すための表示、ある
いはこの装置の他の部分を制御するために制御信号を出
力する！ｃやの制御出力部、１０は上記９，９′をＣＰ
Ｕｅｓとインターフェースするためのインターフェース
素子である。一方、Ｐ＋。

Ｐ２はそれぞれ第１および第２デイジタル録音再生装置
（以下ＰＣＭテープレコーダと呼ぶ）からのＰＣＭデー
タ入力端子である。１１はＣＰＵ５からインターフェー
ス素子１ｏを介した制御出力部９′の出力により制御さ
れるスイッチ、１２はスイッチ１１を介したＰＣＭデー
タを書き込み記憶するメモリ、１３はメモリ１２のアド
レスカウンタ、１４はアドレスカウンタ１３どＣＰＵ５
をインターフェースするインターフェース素子、１６は
入力端子Ｐ１から入力される第１のＰＣＭテープ。

レコーダのＰＣＭデータと入力端子Ｐ２から入力される
第２のＰＣＭテープレコーダのＰＣＭデータをディ１ジ
タル演算してクロスフェードを生じさせるためのクロス
フェード処理回路である。１６は補間回路であり、メモ
リ１２が可変速再生された場合で、もとのサンプリング
周波数より低いクロック周波数でメモリを読み出したと
きには、その　　　　゛クロック周波数が、、ｑ音とし
て再生音声に混入するのを防止するだめのものである。

１７は上記クロスフェード処理回路１６と補間回路１６
の出力の゛　どちらか一方を制御部９′の出力によって
切り替えるスイッキ、１８はＤ／Ａ変換器、１９は低域
フィルタ、２ｏは増幅器、２１はモニター用スピーカで
ある。Ｒは第３ＰＣＭテープレコーダ（記録側テープレ
コーダ）への出力端、子である。２２は基準クロックパ
ルス発生回路、２３は手動クロックパルス発生器、′２
４は上記基準クロックパルス発生回路２２と手動クロッ
クパルス発生器２３の出力のどちらか一方を、制御出力
部ｑの出力によって選択して出力する切替スイッチであ
る。ＴＰ＋端子はＰ１端子に接続される第１のＰＣＭテ
ープレコーダで再生したＳＭＰＴＥタイムコードの入力
゛　　端子、２６は上記タイムコード入力とＣＰＵ５を
インターフェースするタイムコードインターフェース回
路、ＴＰ２端ギはＰ２端子に接続される第２０ＰＣＭテ
ープレコーダで再生したＳＭＰＴＥタイムコードの入力
端子、２６は上記タイムコード入力とＣＰＵ６をインタ
ーフェースするタイムコードインターフェース回路で６
る。

次に同じく第３図に基づき同実施例の動作を説明する。

前提として、Ｐ１端子に接続される第１０ ０ＰＣＭテープレコーダに装着するテープを第２図で説
明した第１のテープとし、Ｐ２端子に接続される第２の
ＰＣＭテープレコーダを同じく第２のテープとし、Ｒ端
子に接続される第３のＰＣＭテープレコーダを同じく第
３のテープとする。そしてそれぞれを再生側テープレコ
ーダ１、再生側テープレコーダ２、記録側テープレコー
ダと呼ぶ。

第２図（Ｃ１に示す第３のテープを作るには、まず編集
点すなわち第２図（ａ３に示す第１のテープのＡの開始
点４及びＡ、Ｂの境界及ｆｆ（ｂｌに示す第２のテープ
のＣ，Ｄの境界の正確な位置を探す必要がある。

次に編集点を決定するための動作を説明する。

まずＡの開始点４を決定するために再生側テープレコー
ダ１によジ第１のテープの４よジ前の部分を再生し、Ｐ
１端子に入力する。この時スイッチ１１はｇ−ｈがＯＮ
となっており、Ｐ１端子にＰＣＭデータが入力されると
、このデータはスイッチ１１を介して、メモリー１２に
巡回的に記録される。

すなわちメモリー１２の最後の番地まで書ｊ込みが終わ
れば再び最初の番地から書き込みを始めるわけで、結果
として、ある瞬間をとってみれば、メモリー１２に記憶
されているＰＣＭデータは常にその瞬間から一定時間前
までのデータが連続して記憶されていることになる。こ
のメモリー１２のアドレスはアドレスカウンタ１３によ
って制御されている。このカウンタ１３のクロックパル
スは、スイッチ２４のｅ−ｄをＯＮすることにより基準
クロックパルス発生回路そ２から発生されたクロックパ
ルスが供給されるようになっている。

更にスイッチ１７はａ−ｂがＯＮとなっており、入力さ
れたＰＣＭデータはクロスフェード処理回路１６を素通
りし、スイッチ１７を介し、Ｄ／Ａ変換器１８によりも
とのアナログ信号に変換され、低域フィルタ１９により
高域成分がカットされ、増幅器２０により増幅され、ス
ピーカ２１に供給され、再生側テーブレテ」ｌダ１の音
声がモニターされる。

以上の各部の制御１例えばスイッチ１１，１７゜２４の
極性、クロスフェード処理回路１６のディスエーブル化
などはすべて制御出力部９′からの信号により行なわれ
る。すなわち、キーボード押しボタンなどで構成される
操作入力部９の信号がインターフェイス素子１０．パス
ライン８を介してＣＰＵ５に伝送され、それに対応した
制御信号がＣＰＵ５からパスライン６、インターフェー
ス素□子１ｏを介して制御出力部σがら出方され、この
信号により行なわれる。なお第３図では制御出方部９′
からのスイッチ以外の制御線゛は省略した。

編集者は、スピーカ２１からの出力音声をモニターしな
がら編集したいタイミングであるという旨の信号を操作
入力部９から入力する。この信号は上記の経路でＣＰＵ
５に伝えられ、制御出力部σを介して次のような制御が
行なわれる。まず編集者が希望する編集点より一定時間
だけそれまでの動作を続け、一定時間後にメモリ１２へ
の書き込みを停止する。その後第１の再生側テープレコ
ーダのテープ走行を停止する。テープレコーダの制御は
ＣＰＵ５の命令により行なわれるが図では全て省略する
。さて、このときのメモリ１２の内容は第４図のように
なっている。ここで諸元を次のように仮定する。音声デ
ータは１６ビツト／サンプル、サンプリング周波数５０
ＫＨｚ、メモリは２５６ＫＷ（ＩＷ＝１６ビツト）、こ
のようにすればメモリ１２に記憶される音声データは２
６６÷５ｏＫ＝６秒より約６秒分である。もちろんメモ
リを節約するために、メモリに記憶するデータを１サン
プルおきにしてもよい（サンプリング周波数が捧になり
光ことになる）。またはピット圧縮の方法を用いて１サ
ンプルあたりのピット数を減らすなどの方法を適用して
もよい。ここでは説明を簡単にするためにそのような処
理は一切しないことにする。第４図において、２５６Ｋ
Ｗのメモリを模擬的に表わすが、音声データは左から右
に順次書き込んでいき２ＦＦＦＦまで書けば再びｏｏｏ
ｏｏから書き込むことになり、これが繰り返される。編
集者が希望するタイミングに対応するメモリアドレスを
図中×で表わす。そして一定時間として、繰り返し周期
内の例えば４秒間遅れのＹのメモリアドレスに対応する
タイミングで書き込みを終了させる。この結果メモリ１
２には（Ｙ＋１）−＋２ＦＦＦＦ−＋ｏｏｏｏｏ−＋Ｙ
の順で音声が記録され゛ていることになる。

次に正確な編集点を探すために、メモリ１２の内容を読
み出すわけであるが、編集者が操作入力部９からこの装
置が編集点探索モードになるように設定することによシ
各部への制御信号は以下のよう°に々る。スイッチ１７
はａ−ｃがＯＮし、スイッチ゛２４はｄ−ｆがＯＮとな
る。２３はロータリーエンコーダなどで構成された手動
クロックパルス発生器であり、動かす速度によって発生
するパルスの周波数が変化するもので、停止させていれ
ば全くパルスを発生しないものである。手動制御手段と
してたとえば回転ダイヤルを採用すれば、その回転速度
を上げるほど数多くのパルスを発生するものである。こ
のパルスと回転方向の情報をりとして動作させれば、例
えば時計方向に回転させたとき−にはメモリを順方向す
なわちＸ−＋Ｙの順にアドレス設定しメモリの内容を読
み出す。この読み出されたＰＣＭデータは、補間回路１
６によりデータの補間をし、スイッチ１７を介してＤ／
Ａ変換器１８によりもとのアナログ信号に変換され、低
域フィルタ１９によシ高域成分がカットされ増幅器２ｏ
によシ増幅され、スピーカ２０に供給され編集者はその
音をモニターする。そして上記回転ダイヤルの回転をは
やくすればするほど再生させる音声の周波数が高くなる
。反時計方向に回転させた時には、Ｘ４００００＋２　
Ｆ　Ｆ　Ｆ　Ｆ　−＋（Ｙ＋１）の順に再生され、あた
かも録音されたテープレコーダのテープを逆回転させた
ような音声が再生される。この時も回転速度に応じて再
生音の周波数がかわるのは当然である。このように５０
ＫＨｚでサンプリングされメモリされた音声を可変速再
生する場合には次のような問題がある。

すなわち、再生が５０ＫＨｚ以上のクロック周波数で行
なわれる場合は特に問題はないが、５０Ｋｌｌｚより低
い周波数、例えば１ｏＫＨｚで再生した場合にはこのク
ロック周波数による１０ＫＨｚ成分が生じる。ところが
低域フィルタ１９の遮断周波数はときの最適値となって
いる。したがって、上記１０ＫＨｚ成分は低域フィルタ
１９によって除去されずに雑音として聞こえることに々
る。この問題を解決するために補間回路１６を動作させ
る。

次に第６図ｉ参照しながら補間回路１６の機能を説°明
する。第６１）はメモリーに記憶された音声信号を正常
速度すなわち５０に■２で再生し、Ｄ／Ａ変換したもの
である。同じ信号を１０ＫＨｚで再生し、Ｄ／Ａ変換す
ると第６図（ｂ）のようになる。

ここで第６図（ａｌ　、　（ｂ）における８点は同一サ
ンプルであることを示す。これらの信号の不連続部分を
第６図（Ｃ）に示すように５０ＫＨｚでなめらかに補間
することがこの回路の目的である。

まず、補間の考え方について説明する。第６図（ｂ）　
、　（Ｃ１め一部の拡大図を第６図に示す。第６図にお
いて３１は補間回路会の入力である。ａ、ｂはそれぞれ
メモリを読み出した出力で、時間的に相隣りあうサンプ
ルのサンプル値である。Ｔ１０　ｍ　”２０は手動クロ
ックパルスのタイミングで、Ｔ２０はＴ１０の１クロッ
ク周期後のタイミングである。”ｊｏｙＴＨ＊　Ｔ１２
　＊　”＋５　ｅ　Ｔ１４　＋　”２０はサンプリング
クロックパルスのタイミングである。３２は補間回路１
６の出力である。ＴＩＨ（ｎ：０，１．２，３゜４）に
おける補間回路１６の出力Ｌ１ｎは次のようＬ１ｎ＝ａ
十（ｂ−ａ）・ｎ−ｋ・・・・・・・・・・・・Ｏ）こ
こでｋは手動クロックパルス発生器２３の出力の周波数
に逆比例する係数（傾き係数）で、例えば第６図の場合
で簡単に決めれば、手動クロックパルス発生器２３の出
力は１０ＫＩｌｚ、サンプリング周波数は６０Ｋｌｌｚ
であるので見とする。（１）式において、ｋ　２％　ｍ
　ｎ　”　Ｏ＊　１　＋　２　ｔ　３＋　４とすれば第
６図の３２の補間ができることがわかる。

以上の機能を実現するためのブロック図を第７図に示す
。

第７図に補間回路１６のブロック図を示す６２は補間回
路への１６ビツトパラレル信号入力、５ａは手動クロッ
クパルス発生器２３の出力が入力される端子、５４はサ
ンプリングクロック（この場合５０ＫＨｚ）入力端子で
ある。４１．４２はラッチ回路、４３はラッチ回路４１
の出力からラッチ回路４２の出力を減算する減算回路、
４４は加算回路、４６はサンプリングクロックで加算回
路４４の出力をラッチするラッチ回路である。４６はリ
ファレンスクロックパルス発生回路（例えば６゜ＫＢｚ
Ｘ　１００　：５　Ｍｎ２のクロックパルスを発生する
）である。４７は手動クロックパルス発生器２３の出力
でリセットされ、上記リファレンスクロックパルス発生
回路４６の出力を計数するカウンタ、４８はＲＯＭより
成り、カウンタ４７の出力の値をアドレスとして、その
アドレスに対応するＲＯＭの内容を出力して傾き係数ｋ
を発生する回路、４９はラッチ回路４６の出力と頃き係
数発生回路４８の出力の傾きを乗算する回路、６ｏは乗
算回路４ｅの出力とラッチ回路４２の出力を加算する加
算回路、６１はラッチ回路４３の出力の極性ビットをラ
ッチし、乗算回路４９の極性を決定する極性決定回路で
ある。６６は補間回路の出力である。

図におけるす、ａに対応する。減算回路４３の出力は（
１）式における（、ｂＬ７ａ）である。更に加算回路４
４とラッチ回路４５の組合わせによりその出力（ｂ−ａ
）Ｘｎを得る。リファレンスクロックパルス発生回路４
６の出力の周波数は５ＭＨｚ、手動クロック発生器２３
の出力の周波数は１０ＫＨｚであるから、カウンタ４７
の出力は６００となる。

この時例えばＲＯＭにより構成された傾き係数発生回路
４８の出力にとして１００　／　５’　ＯＯ＝晃を出力
する。すなわちカウンタ４７の出−力を２とすれば１０
０　をｋとする。この結果乗算回路４９の出力は（ｂ−
ａ）・ｎ−ｋが得られる。更に加算回路６ｏの出力とし
てＯ）式のａ　−１−’（ｂ　−ａ　）・ｎ・ｋが得ら
れる。したがって補間回路の出力６６として第６図の点
線３２が得られるわけである。ここでａとｂの大小関係
に上石□゛°極性ピｙ）が極性決定回路６１を経て乗算
回路４９の符合ビットを変化させる。なお第７図におい
ては、（１）式の第２項は（ｂ−ａ）Ｘｎを先に計算す
る構成となっていバーフローすることがあるので、ｋＸ
ｎを最初に計算、する構成とすればその惧れはなくなる
。

以上のようにして第３図の補間回路１６の出力が得られ
、Ｄ／Ａ変換器１８、低域フィルタ１９、増幅器２０を
経てスピーカ２１から可変速再生された音声がモニター
できるすこのとき回転ダイヤルを正逆転させれば従来の
アナログテープレコーダのリールを手動で正逆回転させ
たときの再生音と全く同じものが聞こえる。

このようにして編集したい点で回転ダイヤルを止め、そ
、の点が編集点である旨の信号をＣＰＵ５に与える。こ
れセ第２図における・Ａの開始点４の位置が決定したわ
けである。この位置をＣＰＵ５が認識するには次のよう
な過程を経る。まず最初に編集者から与えられた編集点
であるというタイミングでＰＣＭ７′二りと同時に入力
されているＴＰ１端子からのタイムコード入力信号をタ
イムコードインタフェース２６、パスライン８を経てＣ
ＰＵ６が読み込み、ＲＡ　Ｍ　ｙに保存する、ここでＳ
ＭＰＴＥタイムコードではフレーム（３０分の１秒）単
位の信号が最小単位であるので、編集精度をこれ以上に
するには、フレーム内で音声サン３ルスを計数しフレー
ム内の何すンプル目であるかという情報もあわせてＣＰ
Ｕ５が読み込んでＲＡＭ７に保存しておく必要があるが
、第３図ではこのカウンタを省略し、タイムコードイン
タフェース回路２６に含めるものとする。したがってこ
の時点でＣＰＵ５は時・分・秒・フレーム・サンプルの
情報を読むことになる。次に編集点探索モードでは手動
クロックツ（ルス発生器２３の出力によってアドレスカ
ウンタ１３とともにタイムコードインタフェース２６内
のカウンタが動作し、手動により修正した正確な１編集
点のタイムコード情報と更に細かいフレーム単位内のサ
ンプル点情報すなわち時・分・秒・フレーム・サンプル
の情報をＣＰＵ５が読むことになる。（図示せず）この
情報をＳｐｌとする。このようにして、正確なサンプル
点のメモリ１２内の位置、テープ上の位置の情報をＣＰ
Ｕ５が持つことになる。

次に第２図（ａ）の第１のテープのＡ、Ｈの境界を決定
する。前述と同様にして編集者がスピーカ２１からの出
力音声をモニターしながら編集したいタイミングすなわ
ち第１のテープのＡ、Ｈの境界付近で前述と同様に操作
入力部９からその旨の信号を入力する。その後、一定時
間メモリ１２に書き込みを続け、停止するところまでは
同様である。

ただしこの場合は、メモリ１２の容量が約６秒あるとす
れば、指定点から５秒の半分の時間よシ短かい時間例え
ば１秒経過した時点で、メモリ１２への書き込みを停止
する。このときのメモリ１２内のようすを第８図に示し
Ｘ、ＹはそれぞれｘＰｌ。

ＹＰｌに相当する、メモリ１２内の正確な編集点を探す
操作は前述と同様でスイッチ１７はａ−ｂがＯＮ、スイ
→チ２４はｄ−ｆがＯＮとなり、ダイヤルを正方向に回
転させた時にはメモリ１２の内容はＸＰ１→ＹＰ＋の順
に再生され、逆方向に回転Δせた場合にはＸｐ１→００
０００−’ｐ２　Ｆ　Ｆ　’Ｆ　Ｆ　−＋（ＹＰ１＋１
）の順に再生される。このようにして回転ダイヤルの回
転とともに音声が再生されるわ２３− けであるから回転ダイヤルを正しい位置で停止させてこ
の点を編集点として指定することができる。

この点の位置情報は前述の場合と同様の操作でＣＰＵ６
に読み込みＲＡ　Ｍ　７に２保存する。この点のメモリ
上のアドレスをＸｐ１＋Ｎｐ１とする。また前述と同様
に、手動により修正した正確な編集点のタイムコード情
報及びサンプル点情報ｋ　Ｅｐｌとする。

次に前述で設定された編集点（メモリ内のアドレスｘＰ
１＋ＮＰ１）が正しいかどうかメモリ１２の内容を指定
されたアドレス分を連続して基準クロックで読み出しモ
ニターするわけであるが、編集者が操作入力部９からこ
の装置が編集点メモリ・プレモニターモードになるよう
設定することにより各部への制御は以下のようになる。

スイッチ１７はａ−ａがＯＮＬ、スイッチ２４はｄ−ｅ
がＯＮとなる。またｃｐｕｓは、ＲＡ、Ｍ７に保存され
ているアドレスカウンターの情報Ｙｐ＋；、データバス
８、インターフェース素子１４を介してアドレスカウン
タ１３に初期値としてプリセットする。

基準クロック発生回路２２より発生したクロック信号は
、スイッチ２４を介し、アドレスカウンタ１３に入力す
る。アドレスカウンタ１３は、ＣＰＵ５の命令に基づい
てＹＰ、　−ｊ２　Ｆ　Ｆ　Ｆ　Ｆ−＋０ＯＯＯｏ−＋
ｘＰ１＋ＮＰ１の順にアドレスを変化させてメモリ１２
を読み出すと同時に、このアドレスは、インターフェー
ス素子１４を介してＣＰ　、Ｕ　５に入力される。メモ
リ１２より読み出されたディジタル信号は、補間回路１
６を素通りし、スイッチ１７Ｄ／Ａ゛変換器１８、低域
フィルタ１９、増幅器２０を経てスピーカ２１よ多連続
した音声信号としてモニターされる。

以上の編集点メモリ・プレモニターモードで編集点に問
題があればメモリ内での編集点の決定作業以降の過程を
くり返し、適当な編集点が得られれば次の作業に進む。

次に第２図（ｂ）の第２のテープのＣ，Ｄの境界を決定
するために第２の再生側テープレコーダにより第２のテ
ープの２の部分を再生し、Ｐ２端子に入力する。この時
スイッチ１１は、ｇ−ｉがＯＮとなっており、Ｐ２端子
にＰＣＭデータが入力されると、このデータはスイ、ツ
チ１１を介して、メモリー１２に巡回的に記録される。

以後は、第２図（ａｌに示す第１のテープの開始点４を
決定する内容と同一であるため説明を省略する。ここで
設定された第４図のＸ、ＹｉそれぞれＸＰ２　、　ｙｐ
２とし、編集点でのメモリ１２内のアドレスをＸｐ　２
　＋　ＮＰ　２、タイムコード情報及びサンプル点情報
をＥＰ昼とする。

次に前述で設定された編集点（メモリ内のアドレスｘｐ
２＋Ｎｐ２）が正しいかどうかメモリ１２の内容を指定
されたアドレス分連続して基準クロックで読み出しモニ
ターするわけであるが、編集者が操作入力部９からこの
装置が編集点メモリ・プレモニターモードになるよう設
定することにより各部への制御は以下のようになる。ス
イッチ１７はａ−ＣがＯＮし、スイッチ２４はｄ−ｅが
ＯＮとなる。またＣＰＵ５は、ＲＡＭ７に保存されてい
るアドレスカウンタの情報ＹＰ２＋１ヲ、データバズ８
、インターフェース素子１４を介してアドレスカウンタ
１３に初期値としてプリセットする。

信号は、スイッチ２４を介し、アドレスカウンタ１３に
入力する。アドレスカウンタ１３は、ＣＰＵ６の命令に
基づいてＹＰ２＋１→２ＦＦＦＦ→０００ｏＯ→Ｘｐ’
２　＋Ｎｐ　２の順にアドレスを変化させてメモリ１２
を記み出すと同時に、このアドレスは、インターフェー
ス素子１４を介してＣＰＵ５に入力される。メモリ１２
より読み出されたディジタル信号は、補間回路１６を素
通りし、スイッチ１７゜Ｄ／Ａ変換器１８、低域フィル
タ１９、増幅益田を経てスピーカ２１よ多連続した音声
信号としてモニターされる。以上の編集点メモリ・プレ
モニターモードで編集点に問題があればメモリ内での編
集点の決定作業以降の過程をくシ返し、適当な編集点が
得られれば次の作業に進む。

次に第２図（Ｃ）の日３のテープのどとく、ＡとＤをク
ロスフェードするだめのフェード特性を次のようにして
設定する〇 実際のテープには記録せずに、第１および第２２７ の再生側テープレコーダを走行させて、第１回目のテー
プ・プレモニター動作を行なう。編集者が一モードとな
るように設定すると、ＣＰＵ５からの指令により第１お
よび第２の再生側テープレコーダを、それぞれの編集点
ＥＰ　ｊ　＋　ＥＰ　２よりモニターに必要な時間分子
同期走行制御に必要な時間分、（例えば第２図Ｌ＋、　
Ｌ２）巻き戻し、再生状態とし前述で求めたそれぞれの
編集点ＥＰ、とＥＰ２が同一時間に第３図Ｐ１およびＰ
２に入力されるようそれぞれのテープを同期制御し適当
な遅延回路によシタイミングを調整する。まず第２図（
ａ）のＡの信号のみを、クロスフェード処理回路１６に
よシ通過させる。

次に第２図（ａ）の第１のテープの編集点付近になると
、クロスフェードを行なうが、゛ここでクロスフェード
処理について具抹的に述べる。第９図は第３図における
クロスフェード処理回路１５の詳細なブロック図である
。Ｆｉ　１は第３図におけるＰ、からのＰＣＭデータ入
力、Ｆｉ２は同じ＜　Ｐ２からのＰＣＭデータ入力であ
る。

編集者が操作入力部９からこの装置がマニュアルフェー
ダ−設定モードになるよう設定することにより各部への
制御信号は以下のようになる。スイッチ６７はａ−ｂが
ＯＮとなる。６１は可変抵抗などから構成されるマニュ
アルフェーダで、６２はマニュアルフェーダ−６１と回
路とを接続するフェーダ−インターフェース、６３はサ
ンプリング・ホールド回路から成るＡ／Ｄ変換回路、６
４は６３Ａ／Ｄ変換回路のフェーダ−ディジタル信号を
それぞれ記憶するメモリ、ｅ５は６６クロツク発生回路
のクロック信号により、メモリ６４のアドレスを設定す
るアドレスカウンタ、６７はＡ／Ｄ変換回路６３のフェ
ーダ−デイジタル信号と、メモリ６４から読み出された
フェーダ−ディジタル信号とを切シ替えるスイッチ、６
ＢはＦｉｌから入力されるＰＣＭ”データと、６７スイ
ツチからのフェーダ−ディジタル信号とを演算する乗算
回路、６９はスイッチ７からのフェーダ−デイジタル信
号を反転するインバータ、７０ＦｉＦｉ２から９ 人力されるＰＣＭデータと、インバータ６９か（・路、
７１は乗算回路６８．７０の出力を加算する加算回路で
ある。編集者はマニュアルフェーダ−６１の抵抗値を無
限大からゼロとなる方向に操作すると、フェーダ−イン
ターフェース６２は、抵抗値の変化をＤＣ電圧変化に変
換する。このＤＣ電圧は、Ａ／Ｄ変換回路６３でクロッ
ク発生回路６６のクロックによりサンプリングされディ
ジタル信号に変換される。この特性を第１０図７２とす
る。そして変換されたフェーダ−ディジタル信号は、外
部（第３図り制御出力部）によりクリアーされゼロから
クロック発生回路ｅ２６のクロックでスタートしたアド
レスカウンタ０６によりアドレスセットされる〈モリ６
４に記憶されると同時７のａ−ｂを介し乗算回路６８に
入 力される。乗算回路６８は、Ｆｉ　１から入力されたフ
ェーダ−ディジタル信号とを演算しＦｉｌから入力され
たＰＣＭデータをフェードアウトする。

０ またスイッチ６７を介したフェーダ−ディジタル信号は
、インバータ６９により反転され乗算回路７０に入力さ
れる。乗算回路７０は、Ｆｉ２から入力されたＰＣＭデ
ータと、インバータ６９により入力されたフェーダ−デ
ィジタル信号とを演算し、Ｆｉ２から入力されたＰＣＭ
データをフェードインする。さらに加算回路７１は乗算
回路６８によりフェードアウトしたＰＣＭデータと、乗
算回路７０によりフェードインしたＰＣＭデータとを加
算シクロスフエートされたＦＯの出力を得る。このＦｏ
は、第３図のスイッチ１７に入力される。

ここで諸元を次のように仮定する。マニュアルフェーダ
−からのＤＣ電圧は８ビツト／サンプル。

サンプリング周波数３０Ｈｚ、　　メモリーは３００Ｗ
（１Ｗ＝８ビツト）、このようにすればメモリー６４．
７１に記憶されるデータは、３００÷３０＝１０よりそ
れぞれ１０秒分である。

ゆえに編集者は、第３図のクロスフェード処理回路１６
０ＰＣＭデータ信号を、スイッチ１７、Ｄ／Ａ変換器１
８、低域フィ！レター１９、増幅器２ｏ、スヒーカ２１
を介してモニターしながら、マニュアル７エーダー６１
を操作することにょシ独特のクロスフェード特性（例え
ば第１０図の特性）を得ることができる。

なお上記の構成では乗算回路６８．７０に入力されるフ
ェーダ−ディジタル信号は互いに補数の関係であるため
、加算回路７１のクロスフェード出力信号が飽和しない
という利点を有する。

ここで前述の編集者がマニュアルフェーダ−設定モード
となるよう設定した時、すなわちアドレスカウンタ６６
がスタートした時、第ｓ図ＣＰＵ６は、第１および第２
の再生側テープレコーダから再生される（Ｔｐｌ及びＴ
Ｐ２から入力される）タイムコード信号ヲ、タイムコー
ドインターフェース回路２５．２６を介してＲＡＭｙに
入力する。

この時のタイムコードをＦＴｌとする。

次にクロスフェード時間が終了すると（上記では１０秒
経過すると）クロスフェード処理回路１５は、Ｐ２から
入力さ扛た信号のみを通過させ、メモリ６４の書き込み
を停止する。

テープ上の正確な編集点は前述のようにＲＡＭ記遅延回
路の遅延量、クロスフェードのタイミングなどはすべて
ＣＰＵ５からの指令によって行なわれる。

以上の過程によシ、第１回目のテープ・プレモニターが
終了し編集点付近のクロスフェード特性が内蔵されてい
るメモリ６４に記憶される。

次に第１回目に設定したクロスフェード特性逆−りに編
集されるかどうか第２回目のテープ・プレモニターを行
なう。第２回目のテープ・プレモニターは、第１回目の
テープ・プレモニターと同一な操作、制御を行なうが、
ＣＰＵｔｓは、タイムコードインターフェース回路２噌
を介しＴｐｌよ多入力されたタイムコード信号と、前述
で設定したタイムコード値ＥＴ１と同一となると、第９
図スイをクリアーしスタ］′トさせる。（アドレスカウ
ンターをゼロよりスタートさせる。）アドレスカウンタ
６６は、マニュアルフェーダ−の情報（７エ３ −ダーディジタル信号）が記憶されているメモリ６４を
１０秒間読み出す。この読み出されたフェーダ−ディジ
タル信号はスイッチ６７を介し、乗算回路６８に入力す
る。乗算回路６８は１口端子から入力されるＰＣＭデー
タとメモリ６４より読み出されたフェーダ−ディジタル
信号とで演算を行ないフェードアウトする。またスイッ
チ６７゛ヲ介し、インバータ６９によｐ反転したフェー
ダ−ディジタル信号は乗算回路Ｔｏに入力される。乗算
回路７ｏはＦｉ２端子から入力されるＰＣＭデータとイ
ンバータ６９によ多入力されたフェーダ−ディジタル信
号とで演算を行ないフェードインする。

加算回路７１は乗算回路６８によりフェ−ドアウトした
ＰＣＭデータと、乗算回路７５によシフエートインした
ＰＣＭデータとを加算しクロスフェードされたＦｏの出
力を得る。以上のように前述の第１回目のテープ・プレ
モニターモード時に設定したクロスフェードの特性が、
メモリ６４を使用することにより再現できる。

４ 了する。ここで編集点付近のクロスフェード特性に問題
があれば前記第１回目のテープ・プレモニター動作をく
シ返し、メモリ６４０フェーダ−ディジタル信号を記憶
し直す。適当Δクロスフェード特性が得らｎれば次め編
集作業に進む。

編集作業において、それぞれの編集点付近は第２回目の
テープ・プレモニターの動作と同一であるが、編集作業
は、第２図の第１のテープ及び第２のテープの必要な部
分を再生して第３のテープに記録しなければならないた
め、第１の再生側テープレコーダを第２図（ａｌの第１
のテープのＡの開始部分より少し前まで巻き戻す。また
第２の再生側テープレコーダを、第２図（ｂ）の第２の
テープのＣ，Ｄの編集点ＥＰ２よシＬ２の時間分巻き戻
す。

そして第１の再生側テープレコーダを再生し、第３図の
Ｐ１端子に第２図（ａ）のＡの開始点４がディジタル信
号として入力されると、クロスフェード処理回路１６を
素通シし、スイッチ１７を介しＲ端子に出力する。Ｒ端
子には記録側テープレコーダとする。

次に第１の再生側テープレコーダが第２図（ａｌのＡの
クロスフェード部分よシＬ１゜手前まで再生すると、第
２の再生側テープレコーダを再生し、前述で求めたそれ
ぞれの編集点ＥＰ＋とＥｐ２が同一時間に第３図Ｐ１及
びＰ２に入力されるようそれぞれのテープを同期制御し
適当な遅延回路によりタイミングを調整する。以後は第
２回目のテープ・プレモニターの動作とまったく同一な
動作を行なうことによ＃）Ｒ端子に接続されている記録
側チーブレコーダに第２図（Ｃ１のごとく編集される。

上記の実施例によれば、テープデツキの記録フォーマッ
トとは全く関係なく音声のＰＣＭ信号そのものの段階で
編集するため、記録側テープレコーダで新たに再構成し
て記録する際の手切り編集で生じた情報の欠落なども全
く生じない。

また再生側テープレコニダの出力をいったんメモリに記
憶させ、このメモリヲ読み出してモニターし編集を行な
うため、精度が高く、編集点の選定が容易となる。特に
補間回路を設けたことにより、メモリを手動で可変速に
読み、出すことが可能となシ編集魚をアナログ信号のテ
ープの場合と同様に容易に選ぶことができる。さらに編
集点の近傍でクロスフェード処理を施すにあたり、単一
の手動フェーダ−を用いてフェードアウト特性とフェー
ドイン特性とを作成することが可能とナシ、これを上記
のように非常に簡単な構成で実現できる。また、一方の
フェード特性を他方のフェード特性を反転させて作成す
ることからそれぞれの特性処理をされた信号同士を加算
した時に飽和が起こらないという実用上便利な特徴も有
する。上記のフェード特性はメモリに記憶させ、−万古
生信号も上述のように他のメモリに記憶させであるので
、これらのメモリを読出してリハーサルが可能であり、
またそれぞれ容易にメモリの内容全書き直して再びリハ
ーサルができることも実用性を高める上で大きな効果が
ある。

以上のように本発明によｎば、再生ディジタル信号のフ
ェードイン、フェードアウト特性の一方３γ を単一の手動可変手段により設定でき、さらに得られた
その特性をメモリに記憶し、このメモリの読み出し時に
記憶された一方の７エード特性と、これを用いて形成し
た他方のフェード特性とを同時に得ることができるか、
ら、非常に簡単な構成と容易な操作でクロスフェード処
理を施した編集が可能となるものである。

【図面の簡単な説明】

第１図はアナログ編集の概念を示す説明図、第２図は本
発明のディジタル信号編集装置に採用した編集方式の概
念を示す説明図、第３図は本発明のディジタル信号編集
装置の一実施例を示すブロック図、第４図はメモリ１２
の書き込み状態を示す説明図、第６図は補間の概念を説
明する波形図、第６図は本実施例の補間機能を説明する
波形図。 回路の構成を示すブロック図、第８ 図はメモリ１２の書き込み状態を示す説明図、第９図は
クロスフェード処理回路の構成を示すブロック図、第１
０図はマニュアルフェーダ−により設定したフェード曲
線を示す特性曲線図である。 ９・・・・・・操作入力部、９′・・・・・・制御出力
部、１２・・・・・・メモリ、１３・・・・・・アドレ
スカウンタ、１６・・・・・・クロスフェード処理回路
、１６・・・・・・補間回路、１８・・・・・・Ｄ／Ａ
変換器、２２・・・・・・基準クロック発生回路、２３
・・・・−・手動クロック発生器、６１・・・・・・マ
ニュアルフェーダ−１６３・・・・・・Ａ／Ｄ変換回路
、６４・・・・・・メモリ、６６・・・・・アドレスカ
ウンタ、６６・・・・・・クロック発生回路、６８　、
７−０・・・・−・乗算回路、６９・・・・・・インバ
ータ、７１・・・・・・加算回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第４
図 第５図 １６図

Claims (1)

【特許請求の範囲】
1. テープ、ディスク等の音源から再生されたディジタル信
   号のレベルの変化特性を手動により可変設定するフェー
   ド特性設定手段と、このフェード特性設定手段により設
   定されたレベルの変化特性を記憶するメモリと、このメ
   モリの読出し出力によって前記再生されたディジタル信
   号のレベルを制御する第１の手段と、前記メモリの読出
   し出力から作成した他のレベル変化特性を用いて、他の
   再生されたディジタル信号のレベルを制御する第２の手
   段と、前記第１．第２の手段の出力を合成してクロスフ
   ェードされて連続された出力信号を記録する手段とを備
   えたことを特徴とするディジタル信号編集装置。