JPS5851228B2 - Ｍｉｓ構造体内の界面領域準位の電荷量を測定する装置 - Google Patents

Description

【発明の詳細な説明】 本発明は絶縁物中へ注入された電荷量、半導体及びその
表面の正味の変化、並びに半導体の表面電位の変化を同
時に直接に測定することによって金属−絶縁物一半導体
（ＭＩＳ）構造ｌこおける界面準位（表面準位若しくは
表面エネルギ準位とも呼ばれるが、以下界面領域準位と
呼ぶ） （５ｕｒｆａｃｅ ５ｔａｔｅ ）の電荷量を測定する
装置に関する。

界面領域準位密度はキャパシタンス測定技法及び導電度
測定技法を使って評価される。

導電帯の下側即ち導電帯の上側に近い複数の界面領域準
位を測定するために、いわゆるグレイーブラウンーシフ
ト技法（Ｇｒａｙ−Ｂｒｏｗｎ ５ｈｉｆｔ ｔｅｃｈ
ｎｉｑｕｅ）が時々用いられる。

これらの公知のキャパシタンス測定技法では界面領域準
位キャパシタンス（５ｕｒｆａｃｅ ５ｔａｔｅｃａｐ
ｃｉｔａｎｃｅ ）が絶縁物キャパシタンス、空乏層キ
ャパシタンス及び界面領域準位キャパシタンスを含んだ
測定結果のキャパシタンスから抽出されねばならないか
ら幾つかの難しさがある。

導電度測定技法はキャパシタンス測定技法よりも一層精
確であって信頼しうる結果を得ることは出来るが、実際
に使用するのには極めてたいくつな技法である。

もつと重要なことは、この測定に長時間を要するため測
定中に絶縁物中の電荷の変化によって惹起される誤差の
影響を特に受は易いということである。

Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ ｉｅｄ Ｐｈｙｓｉ
ｃｓのＶｏｌ。

４０、／１６８（１９６９年の７月）の中には金属−窒
化物一酸化物一半導体（ＭＮＯＳ）構造内における電荷
の輸送及び電荷キャリアの蓄積が論じられている。

この論文は不揮発性半導体メモリ・デバイス例えば電荷
累積が酸化物と窒化物との界面で専ら生ずるという仮定
の上に立つＭＮＯＳ型デバイスのための物理的なモデル
を論じている。

Ｊｏｕｒｎａｌ ｏｆ Ｐｙｈｓｉｃｓ Ｓｃｉｅｎｔ
ｉｆｉｅＪｕｓｔｒｕｍｅｎｔｓのＶｏｌ、３（１９７
０年）の第５５８乃至第５６０頁においてＣ，Ａ、Ｔ。

Ｓａ ｌ ａｍａ ｒ及びＧ、Ｗ、 ＴａｙｌｏｒがＭ
ＮＯＳメモリ構造内の蓄積電荷量を自動的に測定する装
置を論じている。

この装置は上述の仮定が成立っ場合にのみ蓄積電荷を測
定しうる。

そして、装置はその測定を短時間の内に行うためフィー
ドバック・ループを利用している。

米国特許第２７９０１４１号は変調された光ビームを半
導体サンプルに衝突させる一方数ビームの一部を電気信
号に変換し、その電気信号の位相と半導体デバイスから
生ずる出力信号の位相とを比較することから半導体デバ
イスの少数キャリアの寿命時間を測定することを開示し
ている。

米国特許第２８６３１１９号は電流キャリアを接合型ト
ランジスタへ注入しそのベース領域を経て拡散させ、そ
の拡散時間を測定することからベース領域の幅を測定し
うるということを開示している。

米国特許第３２８７６３７号は２つの電極間に高周波電
流源を接続し薄い半導体層を経て該両電極間に電流を流
し、該層間にかＳる電圧を層の抵抗値の表示として取出
すことによって薄い半導体層の抵抗値を測定する装置を
開示している。

米国特許第３２９０１７９号は半導体機料領域の厚さを
測定し、以ってデバイスの製造中のドリフティング・プ
ロセスを終了させる最適の時間を決めることを開示して
いる。

界面領域準位密度を決定するのに必要な諸測定中ＭＩＳ
構造のフラット・バンド電圧が変わらないときにのみ上
記諸技法を用いて界面領域準位を測定しうるようにする
ことは困難である。

ＭＩＳ構造のフラット・バンド電圧の変化はしばしば絶
縁物中の電荷分布の変化から生ずる。

界面領域準位密度自身も又測定中時々変化することがあ
る。

これが生ずれば、ＭＩＳ構造のフラット・バンド電圧の
変化となって現われる。

界面領域準位の測定が他のいずれかの方法でなされうる
という示唆は上記の著者乃至発明者によっても言及され
ておらず、又彼等は、半導体内の電荷状態及び界面領域
準位の電荷状態Ｉこ変化を誘発するように制御された電
荷量を絶縁物中に注入し、以って電荷注入源から絶縁物
中へ注入された電荷量及び半導体の表面電位の対応する
変化を、ＭＩＳ構造のフラット・バンド電圧の変化から
生ずる誤差なしくこ、同時に直接に測定することから、
ＭＩＳ構造の界面領域準位電荷量を測定するというどの
ような方法も示唆していない。

広義Ｉこ言えば、本発明はＭＩＳ構造の界面領域準位の
数を確実に曖昧さなしｌこ測定する装置を開示する。

この装置は半導体のエネルギ・バンド・ギャップ内のす
べての界面領域準位を一括して測定するのｌこ用いうる
。

上記装置は又取調べながらＭＩＳ構造を製造するのｌこ
用いられたプロセス中の変化によって界面領域準位ｌこ
与えられた影響度を素早く、簡潔に、そして曖昧さなし
に測定するのに非常に都合よく用いられる。

上記装置は半導体の導電帯又は導電帯との間で電荷を容
易に変換しうる如きＭＩＳ構造内の迷い界面領域準位を
測定するのに特に設計されている。

上記装置は費用のかかる解釈及び計算を必要とするとこ
ろの時間を費やすキャパシタンス電圧測定又は導電度測
定を必要とすることなく、半導体の表面電位の変化に対
応する界面領域準位の電荷量の変化を極めて速く簡潔に
測定することが出来る。

従って上記の装置は、従来の測定技法の欠点を克服し、
測定シーケンス中絶縁物中の電荷分布が一定ｌこ留まっ
ているという必要性がない。

本発明は交流電圧信号が重量されている直流電圧パルス
を、電荷注入体と結合されている絶縁物又は誘電体に印
加して、選ばれた時間の間電荷注入体へ接続される回路
を用いて上記電荷注入体から絶縁物又は誘電体へ注入さ
れた正味の電荷を測定すると同時に、上記回路とは異な
る回路を用いて半導体が交流電圧信号を重量した直流電
圧パルスの印加前にとっていた状態へ半導体の表面電位
を回復するのに必要な対応する電圧を測定する装置で最
もよく実現される。

これらの測定から得られた結果は絶縁物にトラップされ
た電荷によって半導体自体及び各界面領域準位に誘発（
誘起）きれた総電荷量の変化を決定する次の回路へ供給
される。

さて、図面を参照しながら、本発明を用いる装置の構成
及び動作を詳細に説明する。

本発明を十分に理解するために、本発明の詳細な説明す
る前ｌこ電荷をトラップする絶縁物への電荷の注入に関
して概説することにする。

一般的に言えば、誘電体に取付けられた電極間に十分な
電圧を印加すると、有限の伝導電流が誘電体中ｌこ流れ
る。

この電流は印加電圧の作用下に誘電体の導電帯内の電荷
キャリア例えば電子の流れ、又は誘電体の１つのトラッ
プ準位（ｔｒａｐ ５ｉｔｅ ）から他のトラップ準位
への電子トンネル効果から成る。

同時Ｉこ、キャリアは又電極−誘電体界面を超えて誘電
体の導電帯又はトラップ準位へ注入され、この場合にキ
ャリアが電子であったならば正電極の方へ進む傾向を有
する。

このように注入されたキャリアの内の成るものは誘電体
中を進んでいく際に誘電体に存在する適切なトラップ準
位にトラップされる。

このようなトラップは、例えば誘電体中の欠陥、含有物
（１ｎｃｌｕｓｉｏｎ ）若しくは不純物に起因する。

いずれの場合ｆこおいても、絶縁物の電荷分布に変化を
生じさせる。

熱的励起及び印加電圧の作用によって、トラップ準位と
導電帯の準位との間で電荷の交換が生ずる。

誘電体内のこの電荷分布は勿論、印加電圧及び誘電体内
のトラップの空間的なエネルギ分布の関数である。

印加電圧の振幅及びその印加時間を変えれば、制御され
た電荷量が誘電体中へ注入される。

勿論、半導体及び界面領域準位に誘起される電荷量、結
果として半導体表面電位の値は絶縁体に実際にトラップ
された注入電荷量によって決まる。

印加電圧の極性Ｇこ従って電子又はホールのいずれかが
半導体から絶縁体へ注入される。

一般的に言えば、ホール及び電子の注入率、トラップ・
レベル、ディケイ・レート等は異なっている。

従って、注入されるキャリヤとしてホールを用いた場合
と電子を用いた場合とでは、電荷が異なる準位（ｐｏｓ
ｉｔｉｏｎ）にトラップされ、従って半導体の界面領域
準位における変化量が異なって来る。

即ち、同じＭＩＳ構造に同じ振幅のパルスを印加した場
合でもホールが注入されつつあるか電子が注入されつつ
あるかに従って結果は異なる。

誘電体構造が例えばいわゆるＭＮＯＳデバイス（金属−
窒化膜一酸化膜−シリコン不揮発生半導体デバイス）で
用いられる２層誘電体構造であっても、上記において一
般的に説明したと同じ考え方を適用しうる。

しかしながら、上記デバイスでは２つの材料の電子的特
性及びそれらの相対的な厚さの相違によりすべてのトラ
ップ作用は実質的に窒化シリコンで生ずる。

上記のようなＭＮＯ８構造ｌこおいて注入体がＮ型半導
体であり、且つ十分に高い正のパルスがゲート電極即ち
金属若しくは金属状電極に印加される場合を考えると、
電子が半導体表面からトンネル効果によって薄い酸化層
を貫通して窒化層へ注入される。

これとは異なってパルスの振幅を十分に減少させるとき
でも、上記のように注入される電子の内の成るものは窒
化層にトラップされ、半導体内のホールを酸化層−半導
体界面の方へ引き付は界面領域準位の占める状態（ｏｃ
ｃｕｐａｎｃｙ ）を変える傾向を有する。

電荷極性及び密度の上記変化が転じて、ＭＩＳ構造の異
なるキャパシタンスがフラット・バンド電圧の測度とな
るように半導体表面電位に変化を生じさせる。

第１図に示されるように、テストされる誘導体１０はそ
の一方の表面に金属電極１１を、又その反対側の表面に
電荷注入源１２として働く半導体を有する。

電源１４からのパルス型式の直流信号に電源１５からの
交流電圧信号を重量した信号と、電荷検出回路１３から
のフィードバック信号をキャハシタンス測定回路１６及
びフラット・バンド電圧測定回路１８によって修正され
、和回路２０を通して出て来る信号とが電極１１へ印加
されるとき、誘電体１０へ注入された正味の電荷量を測
定しうる電荷検出回路１３が電荷注入源１２へ接続され
ている。

このようにして上記両信号を電極１１に印加すれば、電
荷が電荷注入源１２から誘電体へ注入される。

他の電荷注入法例えば光注入法（ｐｈｏｔｏ−ｉｎｊｅ
ｃｔｉｏｎ ）が勿論、パルス源１４の代りに又はこれ
に関連して使用しうる。

半導体（注入体）１２から誘電体１０へ注入された電荷
に正比例する電荷検出１３の出力はサンプル兼保持回路
１７へ接続されている。

該回路はパルス源１４からの電圧パルスの印加前におけ
る回路１３からの電圧と、回路１３からの電圧であるが
、パルス源１４からの電圧がなくなった後における電圧
との差をとることによって注入体１２及びその界面領域
準位の正味の電荷の変化量を測定しうる。

検出回路１３からの電圧出力は注入体１２の初期状態及
び電圧パルス源１４のパルスの印加後の注入体の状態を
表わしている。

他のサンプル兼保持回路１８ａが回路１３，１６，１８
及び２０から成るフィードバック・ループ内のフィード
バック・メカニズムを通して、電極１１に電圧パルス源
１４からのパルスを印加することから生ずるフラットバ
ンド電圧の対応する変化量を測定する。

フラットバンド電圧変化測定回路１８ａは電圧パルス源
１４からのパルス印加前及びパルス印加後の選ばれた時
刻におけるＭＩＳ構造のフラットバンド電圧を自動的ｌ
こ測定する。

このフラット・バンド電圧の変化量は蓄積作用の下に且
つフィードバック・ループ内のフィードバック・メカニ
ズムを通して、電荷注入体１２の表作電位をその元の状
態即ちパルス源１４からの電圧パルス印加前の状態へ戻
す結果として測定される。

正味電荷変化量測定回路１１及びフラットバンド電圧変
化測定回路１８ａの出力は回路１９へ供給され、界面領
域準位測定回路１９の出力は半導体−誘電体界面での界
面領域準位の数の測定量を表わす。

誘導体１０の厚さが１０００オングストローム若しくは
それ以下であり、電荷注入体１２が半導体例えばシリコ
ンであるならば、パルス型直流電圧源１４は２乃至３秒
の間１００ポルトまでの電圧を供給し得なければならな
い。

勿論、厚さ若しくは材料が異なる場合には、より大きな
若しくはより小さな値の電圧値及び持続期間を有する他
のパルス源が用いられる。

本明細書に開示される特定の実施例においては、交流電
圧源１５は１００ＫＣの出力電圧±２０ミリボルトであ
るが、他の適当な周波数及び振幅の交流電圧源が勿論用
いることが出来る。

電荷注入体１２から誘電体１０へ電荷を注入すると、電
荷注入体の電荷量及び誘電体−半導体界面に非常に近い
ところ又は該界面での界面領域準位の電荷量に変化が生
ずる。

電荷検出回路１３が各界面領域準位及び注入体１２の電
荷量と誘電体にトラップされた電荷量とを測定する。

パルスを印加した後の誘電体にトラップされた電荷量と
これに対応して各界面領域準位及び半導体１２に誘起さ
れた電荷量とを別個に区別して精確に読取るためｔこは
、電荷注入の表面の状態がその元の状態を再確立される
必要性がある。

次に、第２乃至第６図を参照しながら、本発明を更に詳
しく説明する。

誘電体１０の電極１１は和回路２０へ接続されている。

交流源１５からの信号、フラット・バンド電圧測定回路
１８からの信号、並びにスイッチＳを通してのパルス型
式直流源１４からの信号又はランプ電圧源２１からの信
号が和回路２０へ供給される。

電荷注入体１２は転じて演算増幅器２２の負入力へ接続
されている。

該演算増幅器の負入力とその出力２４との間に可変キャ
パシタ２３が接続されている。

並列抵抗２５がスイッチＳ２を通して演算増幅器２２の
入力へ接続されていない場合に、キャパシタ２３が演算
増幅器２２をしてその負入力での電流を積分する。

出力２４は転じて、緩衝回路２６を通して位相ロック増
幅器２７へ接続され、該増幅器の出力は抵抗２８及びパ
ルス制御型スイッチ２９を通して他の演算増幅器３１の
負入力へ接続され、父性の抵抗３２を通して基準電圧源
３３へ接続されている。

演算増幅器３１の負入力とその出力３５との間ｌこキャ
パシタ３４が接続されている。

増幅器３１間にキャパシタ３４と並列に抵抗３６及びス
イッチ３７が接続されており、スイッチ３７が第２図に
示されるように開位置にある場合には増幅器３１を積分
器として働かせる。

増幅器３１の出力３５は和回路２０へ接続され、Ｘ線３
８を経てサンプル兼保持回路３９及び４０（該両回路の
出力は差動増幅器４１の各入力へ接続されている。

）から成る並列型サンプル兼保持差動増幅器１８ａへ接
続されている。

緩衝回路２６の出力は又抵抗４７及び４８を通して積分
増幅器４２の出力へ接続され、該増幅器はその負入力と
出力との間に抵抗４５と直列ｌこ接続されたスイッチ４
４と並列（こ接続されたキャパシタ４３を有する。

スイッチ４４が図示のように開位置にあるとき増幅器４
２は積分器として働く。

増幅器４２の負入力は又、抵抗４７を通して接続されて
いる調節可能な電圧源４６の出力が和回路（和増幅器）
４９の負入力において測定系統におけるどのような不所
望な漏洩量とも等しい値で且つ反対極性となるように、
調節可能な電圧源４６へ接続されている。

入力と出力との間に抵抗５１と並列にキャパシタ５０を
接続した和増幅器４９の出力はサンプル兼保持回路５２
及び５３（該両回路の出力は差動増幅器５４の各入力へ
接続されている。

）から成る第２の並列型サンプル兼保持差動増幅器１１
の入力へ接続されている。

積分器４２の出力は和回路ｆこおいて、測定系統の電子
的構成素子のドリフトかもとで生ずる測定系統ｌこ固有
な漏洩量と等しく反対極性である。

従って積分器４２は基本的には、測定系統の漏洩を補償
するように設定された漏洩無影響化回路であり、増幅器
４９の出力変化が倚り安定化されるまで電圧源４６を調
節し増幅器４９の出力をモニタすることによって設定さ
れる。

上述の回路は次のように動作する。

製造仕立ての構造体が回路内に設置され、そして一般に
Ｃ■曲線として知られている上記構造体に関するキャパ
シタンス−電圧曲線が求められる。

これを達成するためにスイッチＳがランプ電圧源２１を
和回路２０へ接続するように設定され、スイッチ２９は
適当な電圧を端子２９ａに印加することによって閉成さ
れ、そしてスイッチＳ２及び３７は閉じられる。

スイッチＳ２を閉じることにより増幅器２２の出力はラ
ンプ電圧によって与えられる過大な電流のために飽和さ
せられることはない。

しかしながら、キャパシタ２３に関連する抵抗２５はこ
のＲＣの組合わせが増幅器を電源１５の周波数において
積分器として動作させておくように選ばれる。

スイッチ３１を閉じることにより、増幅器３１の出力３
５がＣ■曲線の測定と干渉しないように該出力を零に保
つ。

ランプ電圧源２１の出力は例えば−３０ボルト乃至＋３
０ボルトまで変えられる。

このランプ電圧は交流電圧源１５からの正弦波電圧と一
緒ｉこ和回路２０へ供給され、該回路において両電圧は
合計され電極１１へ印加される。

この和電圧を電極１１へ印加すれば電流が電荷注入体１
２へ流れ込む。

この電流は半導体１２へ直接に接続されている演算増幅
器２２の負入力で検出される。

この演算増幅器２２はキャパシタ２３を含む負フィード
バック構成によりその人力２１で検出される電流を積分
するように動作する。

かくして、演算増幅器２２の出力２４は電荷注入体１２
へ注入されたキャリアによって生じさせられる電流の積
分値に比例する信号を発生す°る。

この信号は緩衝増幅器（緩衝回路）２６を遍して位相ロ
ック増幅器２７へ供給される。

増幅器２７の出力はデバイスへ印加される１００ＫＣの
交流信号に対するデバイスの応答のＲＭＳ値に比例する
。

従って、位相ロック増幅器２７の出力はその時刻におけ
るランプ電圧源の電圧に対応する構造体のキャパシタン
スに比例する。

もし必要ならば、位相ロック増幅器２７の出力は直線化
増幅器（図示せず）へ供給されるのがよい。

この直線化増幅器の出力は例えば１００ｐｆのキャパシ
タンスタンス毎に１ボルトに増すように設定される。

増幅器２７の出力は構造体のキャパシタンスの測定値で
あり、第３図に印加ランプ電圧に対する関係が曲線６０
としてプロット、Ｃれる。

この時刻に、キャパシタ２３が構造体の最大キャパシタ
ンスＣｏに正確に等しくなるよう調節される。

必要ならば、増幅器２７の出力が１００ｐｆのキャパシ
タンス毎に１ボルト増すように増幅器２７の出力を再び
直線化するよう直線化増幅器は再調節されるのがよい。

半導体分野ではよく知られているように、フラット・バ
ンドキャパシタンスは一般に上記のようにして測定され
る。

即ち第３図に曲線６０として示される高周波に対するＣ
−■曲線を得るようにランプ電圧がデバイス（構造体）
へ印加される。

このＣ−■曲線から最大傾斜点が定められる。

この点が定義により第３図でＣＦ’Ｂとして示されるフ
ラット・バンド・キャパシタンスであり、これに対する
電圧がフラット・バンド電圧である。

この技法の代りに、Ｊｏｈｎ Ｗｉｌｅｙ ａｎｄ ５
ｏｎｓＣｏ、から出版されたＰｈｙｓｉｃｓ ｏｆＳｅ
ｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ”の第４３２
頁に記述されている手順でフラット・バンド・キャパシ
タンスＣＰＢを算出することも出来る。

絶縁物の創成中又はその前の電気的処理によって絶縁物
中に電荷がトラップされておらず且つ界面領域準位に電
荷がトラップされていない如き理想的な構造体において
は、電極と電荷注入体との仕事関数差φがフラット・バ
ンド電圧に等しい。

電極と電荷注入体の材料の仕事関数はよく知られた物理
定数であるから電極と電荷注入体との仕事関数差は勿論
、容易に計算しうる。

しかしながら、いずれの製造技法によっても又は製造中
の先行するテストから、絶縁物は電荷を有しつるから、
曲線６０だけから得られる初期フラット・バンド電圧Ｖ
ＰＢｉは上記の仕事関数差とは等しくなくなる。

第３図において、曲線６０はこのような場合を例示して
いる即ち初期フラット・バンド電圧ｖＦＢｉは仕事関数
差φと等しくない。

本発明を最適に適用するためには、構造体の初期フラッ
ト・バンド電圧ＶＦＢｉと２つの材料の仕事関数差φと
が等しいように構造体の初期フラット・バンド電圧ＶＦ
Ｂｉが設定されるということが望ましい。

絶縁物中に初期的に含まれるどのような電荷を除くため
、ＶＦＢ ｉが電極と電荷注入体との予測される仕事関
数差φとほぼ等しくなるまでＣ−■曲線を電圧勾配ｌこ
沿ってシフトさせるための適切な直流パルスをデバイス
（構造体）へ印加することによって構造体の初期フラッ
ト・バンド電圧と２つの材料の仕事関数差とは等しく設
定される。

例えば、特定のデバイスに対してフラット・バンド・キ
ャパシタンスＣＦＢが４００ピコフアラツド（ｐｆ）で
あり、初期的に測定されたフラット・バンド電圧は例え
ば２ボルトであったものとする。

更に、電極と電荷注入体との仕事関数差は−０，２ボル
トに等しいものとする。

これらの値を等しくするためには、測定されたＣ−Ｖ曲
線６０、従って測定されたフラット・バンド電圧を左へ
シフトして曲線６１と一致させるための負の直流電圧を
構造体間に印加する必要がある。

従って、上述の如＜ｃＦＢが４００ｐｆであり、そして
ランプ電圧が−０，２ボルトであるならば、この時刻に
おける増幅器２７の出力は４ボルトに等しい。

反対極性の等しい電圧即ち一４ボルトが調節不能なバッ
テリ３３から抵抗３２を経て、抵抗２８及び３２を増幅
器３１の負入力へ接続するようｌこ設定されるパルス制
御型スイッチ２９を通して、増幅器３１の入力へ今供給
される。

電圧源２１が零に等しいように設定された後、スイッチ
３７は開かれる。

この時点において、出力３５は−０，２ボルトの読みと
なる。

先行技法として知られておりＭＩＳ構造体のために開発
されたものであって絶縁物中にトラップされた電荷の考
慮が理路整然としていないと考えられる伝統的なキャパ
シタンス−電圧測定技法又は導電度測定技法は半導体表
面での又はこれに近いところの各界面領域準位密度を測
定するの（こは適用し得ないということは正ｌこ、電圧
パルスが電極１１へ印加されるときに絶縁物中にトラッ
プされる電荷から生ずるフラット・バンド電圧の変化が
零でないという事実ｔこある。

本発明が検出し決定しようとする点は絶縁物中にトラッ
プされた電荷量と界面領域準位の電荷量とを区別するこ
とにある。

絶縁物中にトラップされた電荷量が無視しうるような特
別な場合においても、本発明は又界面領域準位の電荷量
を測定するのｌこ先行技法より優れた利点を提供する。

この特別の場合については後述することにする。

今、構造体は電荷を注入する状態にある。

電荷の注入は次のようｌこして達成される。

電圧パルス源１４はスイッチＳを通して和回路２０へ接
続される。

増幅器２２の入出力間のスイッチＳ２、増幅器３１の入
出力間のスイッチ３１、及び増幅器４２の入出力間のス
イッチ４４はすべて今開かれている。

時刻ＴＯに、スイッチ２９を開くのに十分な電圧のパル
ス７０（第４図参照）が端子２９ａへ印加される。

時刻Ｔ１に、電圧パルス源１４が電圧パルスγ１を電極
１１へ供給する。

このパルスは例えば＋１８ボルトであり、その持続時間
は例えば約２ミリ秒である。

このパルス７１は電源１５からの交流信号と一緒に和回
路２０へ供給される。

これらの２つの信号は合計され、誘電体１０へ電荷を注
入するため電極１１へ印加される。

和信号の印加がデバイスのＣ−■曲線をシフトさせ、そ
のシフトサれた曲線が第３図では曲線６２として示され
ている。

この電荷の注入が新しいフラット・バンド電圧ＶＦＢＩ
、並びに電荷注入体１２及び各界面領域準位の新しい電
荷状態を確立する。

これが転じて演算増幅器２２の入力２１に電流を生じさ
せる。

この時刻ｆこ、キャパシタ２３を通しての負フィードバ
ックが始まり、演算増幅器２２の入力２１を仮想接地状
態の方へ移させる。

従って、演算増幅器２２はその入力電流を積分する。

キャパシタ２３はデバイスのＣ−■曲線から得られる蓄
積キャパシタ （ａｃｃｕｍｕｌａｔｉｏｎ ｃａｐａｃｉｔａｎｃｅ
） Ｃｏの最大値に等しいように設定されたために、以
後の諸計算及び電子回路は簡略化される。

増幅器２２の出力は位相ロック増幅器２７を通して供給
される。

デバイスのＣ−■曲線はシフトされてしまっているから
、増幅器２７の出力は変化する。

スイッチ２９は開かれているから、増幅器３１の出力は
−０，２ボルトに留まっている。

演算増幅器２２の出力電圧は鋭く立上り、これは転じて
緩衝増幅器２６の出力及び入力抵抗４８を通して和増幅
器４９の出力を、第５ａ図の曲線８０の部分８０ａで示
されるように、鋭く立上がらせる。

時刻Ｔ２にパルス７１がなくなり、そして増幅器４９の
出力はトラップされた電荷の状態に従って減衰していく
が、これは曲線８０の部分８０ｂによって示されている
。

トラップされた電荷のために、増幅器４９の出力は零へ
戻らない。

時刻Ｔ３１こ、第４ｃ図においてパルス７２として示さ
れる電圧サンプル・パルスがサンプル兼保持回路４０及
び５３の端子４０ａ及び５３ａへ供給きれる。

この電圧サンプル・パルスがサンプル兼保持回路の各々
への入力をその特定の時刻にサンプルし、そのサンプル
された値を後刻における処理のため保持きせる。

従って、パルス７２が端子４０ａ及び５３ａへ供給され
ている限り、差動増幅器４１及び５４へ夫々接続された
サンプル兼保持回路４０及び５３の出力は一定に留まる
。

かくして、測定系統内に固有の漏洩は無影響化回路４２
によって補償されているから、パルス７２の持続時間内
のサンプル兼保持回路５３の出力は、和増幅器４９によ
って測定されるように、誘電体１０にトラップされた電
荷量、これらのトラップされた電荷によって半導体１２
１こ誘発された電荷量、及び同様に各界面領域準位に誘
発された電荷量から成る和に対応している。

同様に、サンプル兼保持回路４０の出力は第５Ｂ図に示
されるように、−〇、２ボルトに留まっている。

時刻Ｔ４に、パルス７０はなくなり、増幅器３１はこの
時刻から諸信号即ちその入力へ供給される増幅器２１か
らの新しいキャパシタンス表示信号及び基準信号３３を
積分し始め、φからＶＦ Ｂ Ｐ １へのフラット・バ
ンド電圧の変化を示す信号（第５Ｂ図では曲線８１とし
て示される。

）を発生する。

この時刻に至ってＣ−■曲線を評価するため、フラット
・バンド電圧の変化が又第３図に例示されている。

この電圧ＶＦＢＰＩが電荷注入体１２の表面をフィード
バック・ループを通してその元の状態へ戻させる電圧と
なる。

電荷注入体１２の表作電位のその元の状態への復帰が第
５Ａ図において曲線８０の立上り８０ｃとして示されて
おり、その復帰中に電荷が注入体１２及びその各界面領
域準位から除かれる。

第５Ｂ図の時刻Ｔ４における曲線８１の立上り８１ａは
電極１１上への新しいフラット・バンド電圧の印加に対
応している。

時刻Ｔ４の直後の時刻Ｔ５に、第４Ｄ図に示される電圧
パルス７３がサンプル兼保持回路３９及び５２の端子３
９ａ及び５２ａへ供給される。

パルス１２がサンプル兼保持回路５３及び４０へ依然供
給されつつあるためｌこ、パルス７２がアップになった
ときに検出された夫々の出力はサンプルされた信号に等
しく留まっており、上記両サンプル兼保持回路はパルス
γ２がなくなった後になるまでどのような次の信号も検
出若しくはサンプルし得ない。

パルス７３がサンプル兼保持回路３９及び５２夫々に時
刻Ｔ５に信号８１及び８０の状態を検出させ、該両回路
から適切な出力信号を夫々差動増幅器４１及び５４の他
の端子へ供給する。

サンプル兼保持回路３９及び５２の出力はパルス７３の
持続時間中一定に留まっている。

差動増幅器５４は今、時刻Ｔ３にデバイス内の電荷状態
を表わす信号をサンプル兼保持回路５３から受け、又時
刻Ｔ５にデバイス内の電荷状態を表わす信号をサンプル
兼保持回路５２から受けるから、増幅器５４は上記両信
号の差を検出し、誤差に等しい出力信号（第５Ａ図では
ブラケット８２で示す。

）を発生する。

この測定された差は誘電体１０内へ注入され引続いてト
ラップされている電荷によって誘発された半導体電荷注
入体の電荷量と、上記トラップされた電荷によって誘発
された上記各界面領域準位の電荷量との和に比例してい
る。

差動増幅器４１はサンプル兼保持回路３９及び４０から
の両出力の差を同時に測定し、フラットバンド電圧の対
応する変化に等しい出力信号（第５Ｂ図ではブラケット
８３で示す。

）を発生する。差動増幅器５４及び４１の出力は更に他
の差動増幅器１９ａへ供給され、差動増幅器１９ａの出
力は半導体１２の電荷の変化に対応する半導体１２の表
面電位の変化を表わしている。

これに関する基礎は次式（１）及び（２）によって要約
さされる。

但し、Ｎ８８（φ≦）はシリコンの表面電位φシでの界
面領域準位密度〔（ボルト）−’ｃｍ−２） 、φ８は
注入された電荷によって誘発されたシリコンの表面電位
（ボルト）、Ｑ８は半導体の正味の電荷密度（クーロン
／ｃａｌ ） 、 Ｃｏは絶縁物の幾何キャパシタンス
（ファラッド）、△ＶＦＢは増幅器４１の出力で測定さ
れたフラット・バンド電圧の変化即ち第５Ｂ図のブラケ
ット８３で表わされる変化（ボルト）、Ａはゲート電極
の面積（ｃｒＩｔ）。

ｑ ＝ １．６ Ｘ １０−１９（クーロン）、Ｙは増
幅器５４の出力に発生される界面領域準位電荷と半導体
内の電荷との和に比例する値即ち第５Ａ図のブラケット
８２で表わされる値（ボルト）である。

従って、増幅器１９ａの出力はφ５であり、そしてこの
値が一度確立されてしまうと、半導体１２の実際の電荷
即ち幻１）のＱ８（φ８）は増幅器１９ａの出力を非線
形指数関数型増幅器１９ｂへ供給することによって決定
される。

増幅器１９ｂの利得は増幅器１９ａからの電圧出力に対
応する周知のフェルミ−ディラック積分に等しい源１９
ｃからの電圧によって決まる。

上記実際の電荷は又半導体１２の不純物濃度を知ること
によっても算出されうる。

Ｑ５（φＳ）及び増幅器５４の出力で表わされるＹを知
れば、今求めんとする値ｆｏφＳＮＳ Ｓ （φ／）ｄ
φ！が式（１）から容易に決定される。

被積分関数Ｎ５８（べ）は単位エネルギ当りで且つｄの
表筋積当りに対する界面領域準位密度であり、式（１）
で示される積分値は表面電位が零即ちフラット・バンド
状態から表面電位φ８へ変えられるときに半導体１２に
存在する瀝の表面積当りの界面領域準位電荷の数の正味
の変化である。

従って、要約すると、本明細書に開示される測定技法は
絶縁物に電荷がトラップされている状態ｌこおいて半導
体表面電位φ８及び対応する界面領域準位の電荷量を測
定することから成る。

要するに、トラップされている電荷自身は先行技法にお
けるようｋこ測定上の障害として存在するものよりもむ
しろ界面領域準位の電荷量が測定されるよう界面領域準
位の電荷量を導く若しくは考慮の対象に入って来るよう
に本発明においては都合よく用いられる。

例えばＴＴ後に幅及び根細又はそのいずれか１方が異な
っている異なるパルスを用いて上記手順を繰返せば、絶
縁物にトラップされる電荷量は異なって来るので、第３
図の曲線６４で示唆されるように半導体表面電位（φ８
）の値に変化が生ずる。

第６図の曲線８５は積分子。

φ５Ｎ８８（φ／）ｄφにと半導体表面電位φ８とに関
する実験結果の曲線を表わしている。

上記の積分を半導体表面電位について微分すれば界面領
域準位密度が得られ、曲線８６で表わされている。

ここで、次に述べる本発明の本質的思想の要点だけ０こ
ついて言えば、表面電位φ８、従って界面領域準位密度
Ｎ８８（φＳ）を測定する上で先行技術より優れた諸利
点を本発明が持っているということが更に認められよう
。

ゲート電極１１での電圧をＶｇ（ｔ）で表わすものとす
る。

すると、任意の時刻ｔにおけるＶｇ（ｔ）はで表わされ
る。

但し、Ｑ８８（ｔ）はφ８＝Ｏで表わされるフラット・
バンド状態での界面領域準位電荷量のｄ当りの異同領域
準位電荷量である。

他の各記号は上述した意味を持っている。

ついでに言えば、ＶＦ Ｂ （ｔ）は電極１１へ印加さ
れるとき、Ｑ８（ｔ）＝ Ｑ８８（ｔ）−φ５（ｔ）＝
ｏ即ちフラット・バンド状態を生じさせる電圧である。

ｐｐＢ（ｔ）はとりわけ絶縁物内の電荷分布に依存する
ということがよく知られている。

それ故、便宜上Ｐ（ｘ、ｔ）と表わされるこの電荷分布
が界面領域準位の数を決定しようとする完全な測定シー
ケンスに必要な時間間隔例えばＴｍの間に変化してしま
うならば、それに対応してＶｐＢ（ｔ）も変化する。

又、ＭＩＳ構造が任意の手段例えば電圧Ｖｇ（ｔ）の印
加又は光励起のような他の手段によってその活性化状態
を変えられれば、外部的に測定しうる電流は次式に従っ
て上記活性化状態の変化に応答する。

但し、Ｊ （ｔ）はＩ（ｔ）／ Ａ 、 Ｑ （ｘ 、
ｔ ）は注入体１２と誘電体との界面に、及び該界面
から距離Ｘだけ離れた平面に拘束された正味の電荷／ｄ
であり、Ｊ、（ｘ、ｔ）は上記Ｘでの平面を横切って流
れる導電電流密度であり、記号△は時間間隔（δ、１）
に亘っての夫々の量の変化例えば△Ｑ（Ｘ 、 ｔ）＝
Ｑ（Ｘ 、 ｔ ）−Ｑ（Ｘ 、δ）を単に表わすだけ
である。

式（３）及び（４）を結合すればが得られる。

上式（５）は本発明の要点を要約するのに助けとなる。

完全な測定シーケンスに必要な測定時間間隔Ｔｍは（を
−δ）に等しい即ちＴｍ−（を−δ）である。

絶縁物内の電荷分布Ｐ（ｘ、ｔ）がＴｍ中に変化する即
ちａｐ（ｘ 、 ｔ ）／ａ ｔ＼Ｏであるならば、式
（５）の最後の３つの項は有限値であり、△φＳを評価
する際に無視され得ない。

だが、先行技術は絶縁物内の電荷分布の変化しない場合
だけを取扱っている即ち△φ８を評価する際に式（５）
の最後の３項は零であると考えられるようにａＰ（Ｘ、
ｔ）／ａｔ−０なることを仮定している。

このような仮定は非常にしばしば、特に薄い酸化膜を有
するＭＮＯＳメモリ・デバイスの場合には妥協性がなく
なる。

表面電位φ８を測定するための月並な、いわゆる低周波
準安定Ｃ−■測定技法の測定時間Ｔｍが一般に１桁の分
単位にあり又時々２桁の分単位に近づくのを実現する場
合には、上記仮定の妥協性がなくなって来ることが認め
られるようになる。

この低周波測定技法の議論は上述のＪｏｈｎ Ｗｉｌｅ
ｙ ａｎｄ ５ｏｎｓ Ｃｏ。

から出版されている。

Ｐｈｙｓｉｃｓ ｏｆＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｄ
ｅｖｉｃｅｓ”、ＩＥＥＥＴｒａｎｓａｃｔｉｏｎ ｏ
ｎ Ｅｌｅｃｔｒｏｎ ＤｅｖｉｃｅｓのＶｏｌ 、Ｅ
Ｄ−１３、ＡＩ Ｏ（１９６０年１０月）の第７０１頁
から掲載されている論文、又はＣｏｍｐｔｅｓ Ｒｅｎ
ｄｕｓのＶｏｌ、Ｂ２６７（１９６８年）の第８８６頁
から掲載されている論文に見出される。

Ｐ（ｘ、ｔ）が変化する問題は本発明に含まれている３
つの特徴によって克服される。

３つの特徴の内の第１は第５Ａ図の減衰曲線８０ｂの勾
配に比例するａＰ（Ｘ、ｔ）／δｔを直接に観測するこ
とである。

この勾配の値即ちａｐ（ｘ 、ｔ ）／ａｔは時間と共
に単調に減少するということに注意されたい。

そこで、本発明はこの曲線を観測し、表面電位及び界面
領域準位の電荷の測定前にａＰ（ｘ 、 ｔ ）／ａ
ｔが十分に小さくなる即ち所望の値と同じ小さい値にな
る即ち（Ｔ３−Ｔ２）が十分大きくなるまで待つことを
開示している。

第２の特徴は必要とするＴｍが小さいということである
。

本発明においてＴｍをＴ３でなく（Ｔ３−Ｔ２）である
ようｆこすることはむずかしい。

本発明の装置においてはＴｍ＝（Ｔ５−Ｔ３）は２乃至
３秒の時間であり、そして所望ならば、上述した先行技
術で必要とされる細分間若しくは何十分間もの時間と著
しい対比をもつより小さな値にすることが出来る。

かくして、測定シーケンス中に生ずるＰ（ｘ、ｔ）の変
化によって惹起される誤差は本発明においては対応して
小さくなる。

第３の特徴はＰ （ｘ 、ｔ ）の変化によって惹起さ
れるどのような誤差の上限も本発明において容易ｌこ算
出しうるということであり、これは先行技術に存在しな
い特徴である。

本発明において、Ｐ （ｘ ＊ ｔ ）の変化ｆこよっ
て惹起される誤差の上限Ｅｍは テ表ワサレル。

但シ、（ａＰ （ｘｔ ｔ）／ ａ ｔａｒｓは時刻Ｔ
３における曲線８０ｂの勾配を表わす。

式（６）の妥協性の基礎は第５Ｂ図の電圧８１ａを印加
した場合に次式が成立つということにある。

従って、本発明は表伺電位φ５、従ってＭＩＳ構造体内
の半導体の界面領域準位の数を測定する方法を開示して
おり、この方法は先行技術でも遭遇していたＰ（ｘ、ｔ
）の変化によって惹起される問題を解決する。

本発明は（Ｔ３−Ｔ２）を十分に大きくし、これに従っ
て（Ｔ５−Ｔ３）を十分に小さくすることによってＥｍ
をほぼ所望の小さな値に減少させ、以ってＭＩＳ構造の
界面領域準位数の測定を、精確Ｉこ曖昧さなく、なしう
る方法、原理、基準及び測定系の構成を開示している。

絶縁物にトラップされた電荷若しくは電荷の再分布が無
視しうる特別の場合においては、ａＰ （ｘ 、 ｔ
）／ａ ｔ”：：Ｏテア６゜コ０）３１４合ＥＣハ、式
（５）及び（４）は と簡略に表わされうる。

更に、Ｐ（ｘ、ｔ）が時間に関して一定である特別の場
合には、半導体表面電位及び界面領域準位の数を測定す
る上で先行技術では到底到達することの出来ない利点を
本発明埒Ｓ有するということは時間基準δを■ｇ（δ）
＝ＶＦＢなる時刻に選べば直ちに明らかになろう。

この場合に、Ｐ（ｘ、ｔ）の一定性のためにＶＦＢは与
えられたＭＩＳ構造に対して一定であるが、フラット・
バンド状態では、φ５＝Ｑ５−Ｏである。

それ故、式（５ａ）及び（４ａ）はとなる。

こＸにおいて、本発明はφ８を直接に測定することを開
示していることが判る。

勿論、φ３を知ることが出来れば、Ｑｓ（φＳ）は半導
体の与えられた不純物濃度に対するフェルミ−ディラッ
ク分布から容易に計算されうる。

それ故、ｆ δＪ （ｔ’） ｄｔ’／ＣＯは増幅器５
４の出力から直接に得られるということを思い出され式
（４ａ１）を用いれば、Ｑ８８（φ８）も直接に簡単に
得られる。

勿論、測定された関数Ｑ８（φ８）の値を完全なメモリ
に貯え、Ｑ８．（φＳ）を自動的に表示するように所定
の時刻にその値を読出すことによって測定は更に容易に
される。

勿論、Ｖ、（ｔ）はこの場合電極１１で直接に測定され
るから回路１８及び１８ａはもはや必要でない。

この場合Ｉこは、パルス７１は時刻Ｔ４で始まり、時刻
Ｔ５を僅かに越えて延びている。

又、連続的な〔Ｑ５（φｓ）＋Ｑ８８（φ８）〕対φ５
が得られるようにパルス源１４の代りにランプ電圧源２
１が用いられてもよい。

Ｐ（ｘ、ｔ）が時間に関して一定であるという条件の下
でのみ測定可能である先行技術のφ８測定法は熱平衡状
態の下での盛んな蓄積及び反転を考慮をこ入れた完全な
低周波Ｃ−■曲線の測定を必要とし、この完全なＣ−■
曲線が得られ＼ば、該曲線の積分からφ８が得られる。

このような熱平衡状態での低周波Ｃ−■曲線を求めるの
には何分もの又は時ｌこは何十分もの時間を要する。

更Ｉこ、φ５を正確ｌこ測定するのに広範な計算及び解
釈に細心の注意を必要とする。

上述した参考文献の中での、φ５を測定する低周波Ｃ−
■測定技法の記述と比較すれば、本発明は容易に、簡略
に、素早く、精確にφ５を測定しうるということが最も
よく認識されよう。

【図面の簡単な説明】

第１図は本発明を用いる全体のシステムを機能ブロック
形式で示す図、第２図は第１図のブロック図をより詳細
に示す図、第３図はデバイスのキャパシタンス−電圧曲
線を示す図、第４Ａ、第４Ｂ、第４Ｃ及び第４Ｄ図は本
発明のシステムへ供給される各種のパルス波形を示す図
、第５Ａ図は本発明の電荷検出回路の出力波形を示す図
、第５Ｂ図はフラット・バンド電圧測定回路の出力波形
を示す図、第６図は半導体の表面電位対速い界面領域順
位の数の測定値の曲線図である。 １４・・・・・・パルス型直流電源、１５・・・・・・
交流電源、２１・・・・・・ランプ電圧源、２０・・・
・・・和回路、９・・・・・・ＭＩＳ構造体（１１・・
・・・・電極、１０・・・・・・誘電体、１２・・・・
・・半導体）、１３・・・・・・電荷検出回路、１６・
・・・・・キャパシタンス測定回路、１８・・・・・・
フラット・バンド電圧測定回路、１７・・・・・・正味
電荷変化量測定回路、１９・・・・・・界面領域準位測
定回路。

Claims (1)

1. 【特許請求の範囲】 １ 金属−絶縁物一半導体（ＭＩＳ）構造体内の界面領
   域準位の電荷量を測定する装置において、上記半導体の
   界面領域準位の占める状態に変化を誘発するように上記
   半導体から上記絶縁物へ制御された量の電荷を注入する
   手段と、上記絶縁物へ注入される電荷の変化率が予め決
   められたレベルに達するまで該変化率をモニタするよう
   上記半導体へ結合された手段と、上記絶縁物内の電荷の
   変化を禁止しつつ表面電位の変化量を測定するよう上記
   モニタ手段へ結合された手段と、上記表面電位の測定さ
   れた変化量を上記半導体のエネルギ・ギャップ内の界面
   領域準位の電荷量の測定へ変換するよう上記測定手段へ
   結合された手段とを備えたＭＩＳ構造内の界面領域準位
   の電荷量を測定する装置。 ２ 上記モニタ手段は、ａ）上記絶縁物へ注入された電
   荷量を測定するため上記半導体へ結合された電荷検出手
   段、ｂ）上記絶縁物への電荷の注入によって生じた上記
   ＭＩＳ構造体内のキャパシタンスの変化を測定するため
   上記電荷検出手段へ接続されたキャパシタンス測定手段
   、及び、Ｃ）フラットバンド電圧測定のため上記キャパ
   シタンス測定手段へ接続されたフラットバンド電圧測定
   手段より成り、上記表面電位変化量測定手段は、ａ）上
   記絶縁物内の正味の電荷変化量を測定するため上記電荷
   検出手段へ接続された手段、ｂ）上記絶縁物へ注入され
   た電荷の時間的変化によって誘発された上記ＭＩＳ構造
   体のフラットバンド電圧変化量を測定するため上記フラ
   ットバンド電圧測定手段へ接続された手段、Ｃ）上記正
   味の電荷変化量測定手段及び上記フラットバンド変化量
   測定手段へ接続された手段より成ることを特徴とする特
   許請求の範囲第１項記載のＭＩＳ構造体内の界面領域準
   位の電荷量を測定する装置。 ３ 上記界面準位の電荷量への変換手段は利得が上記半
   導体の測定された表面電位変化に対応するフェルミ−デ
   ィラック積分に等しい電圧によって制御される非線形指
   数関数型増幅器を含むことを特徴とする特許請求の範囲
   第１項又は第２項記載のＭＩＳ構造体内の界面領域準位
   の電荷量を測定する装置。