JPS5851587A - 印刷配線板 - Google Patents
印刷配線板Info
- Publication number
- JPS5851587A JPS5851587A JP14878581A JP14878581A JPS5851587A JP S5851587 A JPS5851587 A JP S5851587A JP 14878581 A JP14878581 A JP 14878581A JP 14878581 A JP14878581 A JP 14878581A JP S5851587 A JPS5851587 A JP S5851587A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- pin
- power
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Slide Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はコネクタとの脱着時において電源のシーケンス
を実現することのできる印刷配線板に関する０ 印刷配線板（ＰＷ Ｂ ： Ｐｒ１ｎｔｅｄ Ｗｉｒｉ
ｎｇ Ｂｏａｒｄ ）は、ＭＯＳ （Ｍｅｔａｌ ０ｘ
ｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ）ＩＣ等の小型
の電子部品の普及に伴って、一般の電子機器に広く用い
られている。これらの印刷配線板は、マザーボード（ｍ
ｏｔｈｅｒ ｂｏａｒｄ ）等に配置されたコネクタに
そのカードエツジ（ｃａｒｄｅｄｇｅ ）の部分を挿入
することにより、電源ラインあるいは信号ラインに接続
されたピンノくターンをコネクタ側の対応するワイヤと
接触させるようになっている。
を実現することのできる印刷配線板に関する０ 印刷配線板（ＰＷ Ｂ ： Ｐｒ１ｎｔｅｄ Ｗｉｒｉ
ｎｇ Ｂｏａｒｄ ）は、ＭＯＳ （Ｍｅｔａｌ ０ｘ
ｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ）ＩＣ等の小型
の電子部品の普及に伴って、一般の電子機器に広く用い
られている。これらの印刷配線板は、マザーボード（ｍ
ｏｔｈｅｒ ｂｏａｒｄ ）等に配置されたコネクタに
そのカードエツジ（ｃａｒｄｅｄｇｅ ）の部分を挿入
することにより、電源ラインあるいは信号ラインに接続
されたピンノくターンをコネクタ側の対応するワイヤと
接触させるようになっている。
ところで特にロジックＩＣを使用した印刷配線板では、
電子部品の正常な動作を確保するために電源のシーケン
スを定めている場合が多い。このような印刷配線板では
、コネクタにそのカードエツジの部分を挿入した後、所
定の順序で各電源ラインに電源を供給する。このように
電源のシーケンスが定められている場合には、装置のコ
ネクタ側に総ての電源が供給された状態で印刷配線板を
コネクタに挿入すると、各電源ラインに同時に電源が供
給されることとなシ、電子部品の破壊が生じるおそれが
あった。各種の電源を供給した状態で印刷基板をコネク
タから抜き去る場合も同様である。従って印刷基板を点
検あるいは交換のために脱着するサービスマンは、脱着
に先立って装置全体の電源や所定のスイッチのオン・オ
フ制御を行うことが要求され、作業内容を煩雑なものと
していた。
電子部品の正常な動作を確保するために電源のシーケン
スを定めている場合が多い。このような印刷配線板では
、コネクタにそのカードエツジの部分を挿入した後、所
定の順序で各電源ラインに電源を供給する。このように
電源のシーケンスが定められている場合には、装置のコ
ネクタ側に総ての電源が供給された状態で印刷配線板を
コネクタに挿入すると、各電源ラインに同時に電源が供
給されることとなシ、電子部品の破壊が生じるおそれが
あった。各種の電源を供給した状態で印刷基板をコネク
タから抜き去る場合も同様である。従って印刷基板を点
検あるいは交換のために脱着するサービスマンは、脱着
に先立って装置全体の電源や所定のスイッチのオン・オ
フ制御を行うことが要求され、作業内容を煩雑なものと
していた。
本発明は上記した事情に鑑みてなされたもので、コネク
タとの脱着時においてその脱着操作で電源のシーケンス
を実現することのできる印刷配線板′ ・を提供するこ
とを目的とする。
タとの脱着時においてその脱着操作で電源のシーケンス
を実現することのできる印刷配線板′ ・を提供するこ
とを目的とする。
未発明では、カードエツジ部分における電源のピンパタ
ーンを他のピンパターンよりもカードエツジの先端部分
から後退させた状態で配置することとして、前記した目
的を達成する。
ーンを他のピンパターンよりもカードエツジの先端部分
から後退させた状態で配置することとして、前記した目
的を達成する。
以下実施例につき本発明の詳細な説明する。
第１図は第１の実施例における印刷配線板を示したもの
である。印刷配線板１０のカードエツジ部分１１には、
電源ラインのピンパターン１２と、信号ラインおよびグ
ランドラインのピンパターン１３とが配置されている。
である。印刷配線板１０のカードエツジ部分１１には、
電源ラインのピンパターン１２と、信号ラインおよびグ
ランドラインのピンパターン１３とが配置されている。
カードエツジ部分１１における信号ラインおよびグラン
ドラインのピンパターン１３の長さｌ、は１０ｍｍであ
り、電源ラインのピンパターン１２の長さ１２ はそれ
よシも２ｍｍ短い８ｍｍとなっている０ この印刷配線板１０を図示しないマザーボードのコネク
タに差し込むと、まず信号ラインおよびグランドライン
のピンパターン１３がコネクタ側の対応するラインと電
気的に接触し、次に電源ラインのピンパターン１２が対
応する電源ラインと電気的に接触する。また印刷配線板
１０をコネクタから抜き取るときには、まず電源ライン
のピンパターン１２がコネクタ側の電源ラインから切シ
離され、次いで信号ラインおよびグランドラインのピン
パターン１３が対応するライ、ンから切り離される。従
って装置の本体側の電源が投入された状態で印刷配線板
１０の着脱が可能となる。
ドラインのピンパターン１３の長さｌ、は１０ｍｍであ
り、電源ラインのピンパターン１２の長さ１２ はそれ
よシも２ｍｍ短い８ｍｍとなっている０ この印刷配線板１０を図示しないマザーボードのコネク
タに差し込むと、まず信号ラインおよびグランドライン
のピンパターン１３がコネクタ側の対応するラインと電
気的に接触し、次に電源ラインのピンパターン１２が対
応する電源ラインと電気的に接触する。また印刷配線板
１０をコネクタから抜き取るときには、まず電源ライン
のピンパターン１２がコネクタ側の電源ラインから切シ
離され、次いで信号ラインおよびグランドラインのピン
パターン１３が対応するライ、ンから切り離される。従
って装置の本体側の電源が投入された状態で印刷配線板
１０の着脱が可能となる。
第２図は第２の実施例における印刷配線板を示したもの
である。印刷配線板２０のカードエツジ部分２１には、
信号ラインおよびグランドラインのピンパターン２２の
他に、＋５ｖの電源ラインのピンパターン２３と、＋１
２Ｖの電源ラインのピンパターン２４および一５ｖの電
源ラインのピンパターン２５の３種類の電源ライン用ピ
ンパターンが配置されている。これらの電源ライン用ピ
ンパターン２３〜２５ にはメモリＩＣその他の素子が
接続されている。各ピンパターン２２〜２５の長さはそ
れぞれ１１．０．６．５．８．０．９．５ｍｍ であ
る。
である。印刷配線板２０のカードエツジ部分２１には、
信号ラインおよびグランドラインのピンパターン２２の
他に、＋５ｖの電源ラインのピンパターン２３と、＋１
２Ｖの電源ラインのピンパターン２４および一５ｖの電
源ラインのピンパターン２５の３種類の電源ライン用ピ
ンパターンが配置されている。これらの電源ライン用ピ
ンパターン２３〜２５ にはメモリＩＣその他の素子が
接続されている。各ピンパターン２２〜２５の長さはそ
れぞれ１１．０．６．５．８．０．９．５ｍｍ であ
る。
この印刷配線板２０に使用される図示しないコネクタは
、カードエツジ部分２１の基部から５ｍｍの所でピンパ
ターンと接触する多数の接触子を配置している。印刷配
線板２０をこのコネクタに挿着していくと、前記した接
触子がいずれかのピンパターンと接触する前にカードエ
ツジ部分２１がコネクタ内にある程度挿入される０この
結果、印刷配線板２０はその進路を規制されコネクタの
長手方向に直角の方向に正しく挿入される。これにより
まず信号ラインおよびグランドラインのピンパターン２
２がコネクタの対応する接触子と接触し、次いで３種類
の電源ライン用ビンノζターフ２３〜２５ が所定の順
序で対応する接触子と接触していく。この結果、例えば
前記したＩＣメモリには、まず−５ｖの電源が、次いで
＋１２Ｖの電源が供給され、最後に＋５Ｖの電源が供給
されるＯ印刷配線板２０をコネクタから抜き取る場合に
はこの逆のシーケンスが行われる。
、カードエツジ部分２１の基部から５ｍｍの所でピンパ
ターンと接触する多数の接触子を配置している。印刷配
線板２０をこのコネクタに挿着していくと、前記した接
触子がいずれかのピンパターンと接触する前にカードエ
ツジ部分２１がコネクタ内にある程度挿入される０この
結果、印刷配線板２０はその進路を規制されコネクタの
長手方向に直角の方向に正しく挿入される。これにより
まず信号ラインおよびグランドラインのピンパターン２
２がコネクタの対応する接触子と接触し、次いで３種類
の電源ライン用ビンノζターフ２３〜２５ が所定の順
序で対応する接触子と接触していく。この結果、例えば
前記したＩＣメモリには、まず−５ｖの電源が、次いで
＋１２Ｖの電源が供給され、最後に＋５Ｖの電源が供給
されるＯ印刷配線板２０をコネクタから抜き取る場合に
はこの逆のシーケンスが行われる。
以上説明したように本発明によればカードエツジ部分の
電源ピンノくターンを他のピンノぐターンに対してエツ
ジの先端部分から所定の距離だけ後退させて配置し、電
源のシーケンスを実現させたので、印刷配線板の点検に
おいても電源ピン、Ｃターンを他のピンパターンから容
易に区別することができるという長所がある。
電源ピンノくターンを他のピンノぐターンに対してエツ
ジの先端部分から所定の距離だけ後退させて配置し、電
源のシーケンスを実現させたので、印刷配線板の点検に
おいても電源ピン、Ｃターンを他のピンパターンから容
易に区別することができるという長所がある。
第１図は本発明の第１の実施例における印刷配線板の要
部を示す平面図、第２図は本発明の第２９実施例におけ
る印刷配線板の要部を示す平面図である。 １０．２０ ・・・・・・印刷配線板１１．２１
・・・・・・カードエツジ部分１２．２３〜２５・・・
・・・電源ラインのピンノぐターフ１３．２２ ・・
・・・・信号ラインおよびグランドラインのピンパター
ン 出願人 富士ゼロックス株式会社 代理人 弁理士 山 内 梅 雄
部を示す平面図、第２図は本発明の第２９実施例におけ
る印刷配線板の要部を示す平面図である。 １０．２０ ・・・・・・印刷配線板１１．２１
・・・・・・カードエツジ部分１２．２３〜２５・・・
・・・電源ラインのピンノぐターフ１３．２２ ・・
・・・・信号ラインおよびグランドラインのピンパター
ン 出願人 富士ゼロックス株式会社 代理人 弁理士 山 内 梅 雄
Claims (1)
- カードエツジ部分における電源ラインのピンノぐターン
を他のビンパターンに対してカードエツジの先端部分か
ら後退させて配置したことを特徴とする印刷配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14878581A JPS5851587A (ja) | 1981-09-22 | 1981-09-22 | 印刷配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14878581A JPS5851587A (ja) | 1981-09-22 | 1981-09-22 | 印刷配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851587A true JPS5851587A (ja) | 1983-03-26 |
| JPH0136277B2 JPH0136277B2 (ja) | 1989-07-31 |
Family
ID=15460620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14878581A Granted JPS5851587A (ja) | 1981-09-22 | 1981-09-22 | 印刷配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851587A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504258U (ja) * | 1973-05-10 | 1975-01-17 |
-
1981
- 1981-09-22 JP JP14878581A patent/JPS5851587A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504258U (ja) * | 1973-05-10 | 1975-01-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0136277B2 (ja) | 1989-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68917080D1 (de) | Elektrischer Verbinder für elektronische Gedächtniskarten, Verfahren der Verwirklichung eines derartigen Verbinders und Lese-Schreibvorrichtung mit diesem Verbinder. | |
| EP0242255A2 (en) | Circuit testing system | |
| ATE172563T1 (de) | Verbinder für mikroschaltungskartenlesegerät und kartenleser mit einem derartigen verbinder | |
| JPH09506206A (ja) | 高密度相互接続技術 | |
| US6449579B1 (en) | Computer chassis identification method | |
| JP2002050435A (ja) | 活線挿抜検出回路および活線挿抜方法 | |
| ATE181608T1 (de) | Verbinder für ic-kartenleser | |
| JP2822383B2 (ja) | 電子回路装置 | |
| JP3446643B2 (ja) | バーンインボード及びバーンインテスト装置 | |
| JPH0136277B2 (ja) | ||
| JPS60181674U (ja) | プリント基板調整検査用ピンボ−ド | |
| JPH09214073A (ja) | 論理回路試作プリント基板 | |
| JPS6363068B2 (ja) | ||
| JPS63104395A (ja) | プリント基板 | |
| JPS622705Y2 (ja) | ||
| JPH09159728A (ja) | プリント基板の試験方法 | |
| JPS58101487A (ja) | 印刷配線板電源供給回路 | |
| JPH02237091A (ja) | 印刷配線板 | |
| DE9210985U1 (de) | Anschlußmodul für Handler | |
| JPH0720936Y2 (ja) | プリント配線板 | |
| JPS6288285A (ja) | 電子部品ソケツト | |
| DE3639113C2 (ja) | ||
| JPS60124884U (ja) | 多連コネクタ装置 | |
| JPS6329273A (ja) | バ−ンイン基板 | |
| WO1989001661A3 (fr) | Procede et dispositif pour identifier un circuit defaillant dans un ordinateur personnel |