JPS5852264B2 - マルチユニツト・システム - Google Patents

Description

【発明の詳細な説明】 本発明はマルチユニット・システムにおいてシステム保
全のためにシステム・ステータス変更動作の排他的制御
を行うことに関するものである。

多くのデータ処理システムや通信システムにおいて複数
のマルチプロセッサが用いられている。

各マルチプロセッサは複数のプログラマブル・ユニット
を含む。

これらのプログラマブル・ユニットは多重経路構成にお
いてスイッチされる様になっている。

例えば資源を共用する２つのプロセッサがある場合、任
意の時点において資源を使用したりシステム・ステータ
スを変更できるのは、いずれか一方のプロセッサだけで
ある。

なお、共用質源の例は、磁気テープ装置、磁気ディスク
装置、米国特許第４０１９２０４号に開示されている様
なマルチフレキシブル・ディスク装置等である。

特にマルチフレキシブル・ディスク装置は大容量である
から、共用の可能性は磁気テープ装置よりもかなり高い
。

これまで、この様な共用質源若しくは装置に対するアク
セスは、いわゆる予約−解放に関連した複雑なシステム
・インターロック技術に従って許容され、装置は処理サ
ブシステムの特定のＣＰＵに割り当てられる様になって
いた。

複数の装置が多重経路構成に関連している場合、各経路
の制御手段は共用資源のスイッチ・ステータスを知らな
ければならない。

そのために、複雑なステータス指示回路に関連して米国
特許第３３７２３７８号に開示されている様な複雑なス
イッチング装置が使用されている。

この様なスイッチング装置を除去して多重経路のセット
アツプを単純化することが望ましい。

なお、ステータス指示回路は別個に設けられていた。

ステータスに関する情報は、遠隔スイッチング装置に記
憶しておくよりも、全てのプログラマブル・ユニットに
同時に利用できる様な状態にしておくことが望ましい。

その様にすれば、システム横取は一層単純になる。

本発明の目的はマルチユニット・システムのためのスイ
ッチ可能な動作ステータスに関する改良された制御□□
技術を提供することである。

本発明の１つの観点に従って、マルチユニット非同期制
御システムにおいて動作するプログラマブル・ユニット
は、自己のスイッチ制御状態を示す動作状態指示手段を
有する。

更に、プログラマブル・ユニットは、資源を共用する様
に相互接続されている少なくとも１つの他のプログラマ
ブル・ユニットから動作状態信号を受は取る手段を有す
る。

各ユニットは２つの可能な定常状態のうちの一方の状態
になる。

２つの定常状態とは、マスター状態とスレーブ状態であ
る。

マスター状態になっている１つのユニットはシステム・
ステータス変更動作を行うことができる。

他のユニットは全てマスター状態ではなくスレーブ状態
になっているので、どの様な態様でもシステム状態を変
更することは禁止される。

なお、他のユニットの各々はデータ信号の処理や別のユ
ニットに関連した動作は行うことができる。

マスター状態は成るユニットから他の任意のユニットへ
シフト可能である。

他のユニットはスレーブ状態においてシステム・ステー
タス変更動作を行うことはできないが、現にマスター状
態にあるユニットに対してマスター状態の放棄を要求す
ることができる。

マスター状態にあるユニットは、そのままマスター状態
に留まる必要がなければ、この要求を受けてから予定の
区切り時点に達すると、要求を出したユニットにマスタ
ー状態を移し、自分は即座にスレーブ状態になる。

こうして、要求を出したユニットはマスター状態になっ
て、システム・ステータス変更動作を行うことができる
。

一方、前にマスター状態にあったユニットはスレーブ状
態になっているので、もはやシステム・ステータス変更
動作を行うことはできない。

システム・ステータス変更動作の一例は、データ処理シ
ステム若しくはサブシステムの構成を変える動作である
。

本発明の他の観点に従って、マルチユニット・システム
に組込まれる複数のユニットはそれぞれ同等の状態指示
手段を有する。

全てのユニットが継続的に状態信号をやりとりする。

任意のユニットが送り出す状態信号を変更することによ
って他の任意のユニットの状態変化が引き起こされる。

即ち、状態信号は各ユニットのシステム・ステータス変
更能力を制御し且つシステム・ステータス変更能力を複
数のユニット間で移転する様に交換される。

本発明によれば、極めて単純な構成を用いながら、任意
のユニットによる勝手なシステム・ステータス変更動作
を阻止しうるマルチ・ユニット・システムを実現できる
。

即ち、各ユニットは、マスター状態にならなければ、成
る装置の接続や切り放しを含むシステム・ステータス変
更動作を行うことが出来ない様になっており、且つ任意
の時点において１つのユニットしかマスター状態になら
ない様に制御が行われるので、システム全体の動作に影
響を及ぼすシステム変更動作を任意のユニットが勝手に
行うことは阻止されるのである。

これから図面を参照しながら本発明の実施例について詳
しく説明する。

第１図に示されている第１及び第２のプログラマブル・
ユニット１０及び１１は基本的には、例えば米国特許第
３７１６８３７号に開示されている様な制御装置である
。

これらのユニットは更に本発明を実施するための論理手
段を含んでいる。

ユニット１０及び１１はチャネル接続線１２及び１３に
よって複数のホスト若しくはＣＰＵに接続されている。

ユニット１０及び１１を介して全てのＣＰＵによって共
用される共用資源１４は、アドレスとしての０乃至７の
番号の付いた８個の独立して動作する装置を含む。

この様な装置の例は米国特許第４０１９２０４号に開示
されている。

更に、共用資源１４のスイッチ・ステータスを記憶し、
ておくための半導体型の第１及び第２のステータス・メ
モリ１６及び１７が設けられている。

ステータス・メモリ１６はユニット１０によってアクセ
スされ、ステータス・メモリ１７はユニット１１によっ
てアクセスされる様になっている。

システム・スイッチ・ステータスが変わると、各ユニッ
トは対応するステータス・メモリをアクセスして装置１
５に関するスイッチ・ステータスを更新する。

このステータスはどの装置が活動中（割当てのために使
用できない）であるかを示し且つステータス照会のため
にユニット１０及び１１によって行かれるローカル接続
を介してどの装置が活動中であるかを示す。

この様な２レベルのスタータス表示により通常の計算機
入出力手順と適合することが可能になっている。

結局、ユニット１０及び１１は、全ての装置１５の活動
状況に関するステータスと、ローカル接続に基く装置１
５の別個のステータス表示とを得ることができる。

線１２及び１３に接続されている複数のＣＰＵは共用資
源１４の任意の装置１５を独立して非同期的にアクセス
することを望むので、成る時点において選択されたＣＰ
Ｕだけに装置１５へのアクセスを可能ならしめる様にプ
ログラマブル・ユニット１０及び１１において適切な制
御を行うことが必要である。

この様な取り決めはデータ保全のために重要である。

制御のために状態指示線２０として総称される４本の線
Ａ、Ｂ、Ｃ，Ｄがユニット１０とユニット１１との間に
設けられている。

線Ａ及びＢはユニット１０の状態信号をユニット１１へ
云える。

同様ｌこ、線Ｃ及びＤはユニット１１の状態信号をユニ
ット１０へ云える。

ユニット１０及び１１はそれぞれ２つのシステム制御状
態のうちのいずれかになっている。

次の表は線ＡＢ又はＣＤの２進値信号とユニット１０又
は１１の状態との関係を示している。

ＡＢ又はＣＤ ユニット１０又は１１の状態１１
マスター状態 ００ スレーブ状態 ０１ スレーブ要求 １０ マスタ一応答 この表から分かる様に、線ＡＢ又はＣＤの信号″１１″
は信号送出側のユニットがマスター状態になっているこ
とを表わす。

例えばユニット１０がマスター状態にあるとき、ユニッ
ト１０だけが第１図に示されているシステムのスイッチ
・ステータスを変更する権限を有する。

従って、この状況において、もし共用資源１４の番号３
の装置がユニット１１及び線１３を介してＣＰＵに接続
されているならば、ユニ゛ント１１は自分がマスター状
態になるまではこの装置を切り放すことができないので
ある。

これに対して、ステータス変更の権限を有するユニット
１０は番号３の装置の切り放しを命することが可能であ
る。

但し、この様なデータ処理システムにおいては、番号３
の装置がユニット１０及び線１２を介して成るＣＰＵに
接続されているのでなければ、ユニット１０はこの装置
の切り放しを命じない様にプログラムされるのが普通で
ある。

従来技術の場合には、ユニット１１はユニット１０等の
他のユニットの状態に拘らず、いつでも番号３の装置を
切り放すことができる。

第１図のデータ処理システムの場合、複数の装置１５の
うちの１つの接続又は切り放しを行うためには、ユニッ
ト１０又は１１はマスター状態にあることが必要であり
、且つ装置１５のスイッチ・ステータスは、そのマスタ
ー状態にあるユニット１０又は１１に関連していること
が必要である。

なお、この２番目の条件は本発明の実施のための必須の
要件ではなく、任意に定められる動作上の規則である。

ユニット１０及び１１に関するもう１つの定常状態は、
線ＡＢ及びＣＤにおける２進値信号″ｏ ｏ ”によっ
て示されるスレーブ状態である。

即ち、信号”ＯＯ゛′は送出側のユニットがスイッチ・
ステータスの変更を行なうことのできない状態にあるこ
とを示している。

ユニット１０がマスター状態にあるとき、装置１１はス
レーブ状態にある。

ユニット１１はステータスを更新する必要はない。

ユニット１１がマスター状態になることを要求しない限
り、ユニット１０はマスター状態に留まる。

スレーブ状態にあるユニット１１はマスター状態になる
ことを望むときには、スレーブ要求を意味する信号″″
０１″を線ＣＤに生じる。

この様子は第２図に示されている。

即ち、線Ｃの信号は０に留まっているが、線りの信号が
１になる。

マスター状態にあるユニット１０は、線ＣＤの信号″０
１″を検出することによって要求を知る。

この場合、ユニット１０はマスター状態に留まることを
望むならば、線ＡＢの信号のレベルを変更しない。

これに対して、もしマスター状態に留まる理由がなけれ
ば、ユニット１０は前述の線りの信号の０から１へのト
ランジション２１に応じて、線Ｂの信号を１からＯに変
える（トランジション２２）。

ユニット１１はこのトランジション２２を検出する。

この時点において、ユニット１０はもはやマスター状態
にない。

従って、ユニット１０及び１１のいずれもシステムのス
イッチ・ステータスを変更することはできない。

ユニット１１はトランジション２２の検出に応じて線Ｃ
の信号をＯから１に変える（トランジション２３）。

このときユニット１１はススクー状態になり、システム
のスイッチ・ステータスの制御に関する全ての権限を有
することになる。

ユニット１０はトランジション２３に応じて線Ａの信号
を１からＯに変え（トランジション２４）、スレーブ状
態になる。

この様にしてユニット１０からユニット１１へのマスタ
ー状態の移転が完了する。

システムの動作の進行につれてユニット１０が再びマス
ター状態になることを望むことがある。

その場合、ユニット１０は線Ｂの信号をＯから１に変え
る（トランジション２５）。

ユニット１１はトランジション２５に応じて線Ｂの信号
を１からＯに変える（トランジション２６）。

ユニット１０はトランジション２６に応じて線Ａの信号
を０から１に変える（トランジション２７）。

ユニット１１がこれに応じて線Ｃの信号を１から０に変
える（トランジション２８）ことによって、ユニット１
１からユニット１０へのマスター状態の移転が完了する
。

これまでの説明から分かる様に線Ａ乃至りの信号は任意
の時点において１つだけ変化できる様になっている。

この制約は、非同期的に動作するユニット間の通信エラ
ーを防止するためのいわゆるグレイ・コードをもたらす
。

これまでに説明した態様でマルチユニット・システムに
属する任意の数のユニットを制（財）することが可能で
ある。

複数のユニットのうちの１つだけをマスター状態にし、
且つ残りの全てのユニットをスレーブ状態にする様に定
めておき、前述の様な４本の状態指示線２０を複数のユ
ニット間に設けて信号の授受を行うことにより任意のユ
ニットにマスター状態を移転することができる。

複数のユニットに関する制御のための接続様式は２種類
ある。

第１の様式は各ユニットを他の全てのユニットに接続す
るものであり、第２の様式は各ユニットを他の２つのユ
ニットに接続して全体としてリング状にすることを特徴
とするいわゆるリング接続様式である。

任意の時点においてスレーブ状態にある複数のユニット
が同時にマスター状態になることを要求するときには、
優先順位に従って選択される１つのユニットにマスター
状態が割当てられる。

第３図は共用資源３０を３つのプログラマブル・ユニツ
ｔ−１０，１１，３１によって共用するシステムを示し
ている。

第１のユニット１０は第１図の場合と同様に第２のユニ
ット１１に接続されている。

更に、第３のユニット３１が同様に第１及び第２のユニ
ット１０及び１１に接続されている。

３つのユニネ１−１０．１１．３１は第１図の共用資源
１４と同様な共用資源３０をアクセスすることができる
。

この実施例において、例えばユニット１０がマスター状
態にあり、ユニット１１がスレーブ要求信号”００”を
線ＣＩ、ＤＩと線Ａ２゜Ｂ２に同時に生じると仮定する
。

ユニット１０はこの信号に応じてマスタ一応答信号１０
を線ＡＩ。

Ｂ１に生じる。

ユニット１１はこの信号に応じてマスター状態になった
ことを示す信号をユニット１０及び３１の両方に与える
。

ユニット３１はユニット１１から最初にスレーブ要求信
号ｔＴ ｏ’ｏ ９４を受は取るときユニット１０から
マスター状態信号ｕ １１ ？＋を受は取っているので
、スレーブ要求信号”００″に応じて何の動作もしない
。

この様に３つのユニット間で信号をやり取りすることに
よって、これらのうちの１つから他のユニットへマスタ
ー状態を移すことができる。

ユニット１０がマスター状態にあるときユニット１１及
び３１がマスター状態になることを同時に要求する場合
には、ユニット１０は周知の優先順位技術を用いて、こ
の同時要求に対処しなければならない。

ユニット１０はユニット１１及び３１のうちの一方にマ
スタ一応答信号ｎ １０１１を与える。

例えばユニット１１がマスタ一応答信号”１０″を受け
てマスター状態になり、線ＣＩ。

ＤＩ、及びＡ２ 、Ｂ２、に信号”１１′”を生じる。

ユニット１０はその後他の装置にスレーブ状態信号ｅｌ
Ｏ０？９を送る。

状態変更の際に相互に状態信号のやり取りを行うことに
よってシステムの適正な動作が維持される。

第５図は４つのプログラマブル・ユニット１０゜１１．
３１，３２によって共用資源３０を共用する実施例を示
している。

この図において線３５乃至４０はそれぞれ第１図や第３
図に示されている一対の線Ａ、Ｂ（又はＣ，Ｄ）に相当
するものである。

各ユニットはマスター状態にあるとき、残りのユニット
に優先順位に従った番号を付け、それに従って同時要求
を処理する様になっている。

成るユニットから他のユニットへマスター状態が移るに
つれて、各ユニットはどのユニットがマスター状態にあ
るかを常に覚えておき、自分がマスター状態になるとき
優先順位を適当に調節する。

第５図の実施例において、線３５及び３６だけを残して
他の線３７乃至３９を除去すれば、リング接続様式のシ
ステムが得られる。

その場合、各ユニットは他の２つのユニットと信号のや
り取りをする。

線３５（実際には２本の線）を有する第１のリングにお
いて、信号は時計回り方向に流れ、線３６を有する第２
のリングにおいて、信号は反時計回り方向に流れる。

マスター状態を示す信号は一方向に流れ、マスター状態
になることを要求する信号（スレーブ要求信号）はそれ
と逆の方向に流れる。

例えば。ユニット１０がマスター状態にあるときユニッ
ト３１がマスター状態になることを要求すると仮定する
と、ユニット３１はユニット１１又は３２を介してユニ
ット１０へ要求信号を伝える。

マスター状態になることを要求する信号が伝えられる方
向はシステム毎に固定的又は動的様式で任意に定められ
る。

マスター状態にあるユニットとマスター状態になること
を要求するユニットとの間に介在するユニット、例えば
ユニット３２は、ユニット３１から要求信号を受は取る
場合、それを無視することはできず、それをユニット１
０へ転送しなければならない。

マスター状態はユニット１０からユニット３２へ、更に
それからユニット３１へ伝えられる。

第２図に関連して説明した様に、遷移期間中を除いて常
にいずれか１つのユニットがマスター状態にある。

一般的にリング様式のシステムは任意の数の相互接続さ
れたユニットを含むことができる。

従って、スレーブ状態にあるユニットは、いずれも、ど
のユニットが現にマスター状態であるかを示す情報を持
たない。

マスター状態にあるユニットを識別するためには、ユニ
ット間で追加の通信を行う必要がある。

この通信は種々の方式で行うことができるが、好適な方
式はマスター状態にあるユニットを示すマスター指示情
報を共用資源に記憶しておくものである。

そして、各ユニットには、それがマスター状態になるこ
とに応じて共用資源に記憶されているマスター指示情報
を更新するためのプログラム手段が設けられる。

各ユニットはこのマスター指示情報をアクセスすること
によってマスター状態にあるユニットを知ることができ
る。

この様にマスター指示情報は適宜更新され、スレーブ状
態にある全てのユニットによって利用される。

第４図は本発明を実施するためにユニット１０に設けら
れる１群の論理回路を示している。

なお、これはユニット１０に関するものであるが、線Ａ
。

Ｂと線Ｃ，Ｄとを交換すれば、そのまま装置１１に関す
るものになることが明らかである。

又、この図では、固定的なハードウェアによって論理機
能を実現するものとして構成を示しているが、これに限
らず、プログラム手段、あるいは後で述べるプログラマ
ブル・ロジック・アレイ（ＰＬＡ）を用いて同等若しく
はそれ以上の機能を発揮する構成を得ることも可能であ
る。

図示された構成の説明により、マルチユニット・システ
ムにおいて１つのユニットから他のユニットへ常時伝え
られる状態指示信号に基いてシステム・ステータス変更
動作の制御がどの様に行われるかが一層はつきりする筈
である。

装置の動作状態はＡラッチ４０及びＢラッチ４１によっ
て示される。

Ａラッチ４０及びＢラッチ４１は線Ａ１及びＢ１に状態
指示信号を生じる。

Ａラッチ４０及びＢラッチ４１は、例えば米国特許第３
７１６８３７号に開示されている回路に対応する他の回
路４３及びデコーダ４４にも接続されている。

デコーダ４４は前記の表に示されている様な動作状態に
関する２進値信号“ｏ ｏ ” 。

０１” ”１０”、１１″のうちのいずれかを生じる
。

他のユニットから線Ｃ１及びＤｌを介して伝えられる動
作状態指示信号を受は取るためにＣラッチ４５及びＤラ
ッチ４６が設けられている。

この２つのラッチはＤ型ラッチと呼ばれるものであり、
クロック源（図示せず）から線４７を介してＣ端子に与
えられるクロック信号に応じてＤ端子に接続されている
線の信号を受は入れる様に動作する。

Ｃラッチ４５及びＤラッチ４６の出力信号は線５０及び
５１を介して他の回路４３及びデコーダ５２に接続され
ている。

デコーダ５２は２進値信号＋＋ ０１ ｙｔ 、 ｕ
１０ ｔ”、１１″のいずれかを生じる。

デコーダ５２が２進値信号？＋ ００１１を生じない理
由は、他のユニットがスレーブ状態に留まっていて例の
要求もしないときには、それに応答する必要がないので
、他のユニットからの状態信号゛ＯＯ″を解読しなくて
もよいということである。

なお、他の回路４３は動作シーケンスの監視あるいは信
頼性のチェックのために状態指示信号“００″を解読す
ることもある。

デコーダ４４及び５２の出力は他の回路４３の部分的制
御の下にＡラッチ４０及びＢラッチ４１のセット又はリ
セットを行う様に使用される。

アンド回路５５はデコーダ４４の”０１″出力及びデコ
ーダ５２の゛１０″出力に応じてＡラッチ４０をセット
するための信号を生じる。

アンド回路５６はデコーダ４４の１０”出力及びデコー
ダ５２の”１１″信号に応じてＡラッチ４０をリセット
するための信号を生じる。

Ｂラッチ４１は他の回路４３とデコーダ４４及び５２の
出力ｆこよる選択的制御の下にセット又はリセットされ
る。

即ち、Ｂラッチ４１はアンド回路５７から生じる信号に
よってセットされ、アンド回路６０から生じる信号によ
ってリセットされる様になっている。

アンド回路５７は、デコーダ４４の′″００″００″出
力ダ５２の″１１″出力、他の回路４３から線５８に生
じるマスター状態要求信号に応じて、信号を生じる。

他の回路４３は米国特許３７１６８３７号に開示されて
いる様なプログラマブル・プロセッサを含む。

米国特許第３４００３７１号に開示されている様なＣＰ
Ｕが、線１２、即ち米国特許第３３０３４７６号に示さ
れている様なチャネル接続を介して他の回路４３に対し
て、複数の装置１５のうちの１つを切り放すべきことを
命することがある。

第４図のユニット１０は、もしスレーブ状態にあるなら
ば、マスター状態になるまでは、装置を切り放すことは
できない。

その様な場合に、他の回路４３がマスター状態要求信号
を線５８に生じてアンド回路５ＴがＢラッチ４１をセッ
トすることを可能ならしめるのである。

これがＣＰＵチャネル指令に応じてマスター状態になる
ことを要求する典型的な動作である。

Ｂラッチ４１をリセットするための信号を生じるアンド
回路６０はテ゛コーダ４４の″１１″出力及びデコーダ
５２の” ０１ ”出力に応答する様になっている。

即ち、アンド回路６０は線Ｃ１及びＤｌを介して受は取
るスレーブ要求信号に応答する様になっている。

但し、他の回路４３の制御線６１もアンド回路６０の入
力となっているので、アンド回路６０が信号を生じるか
どうかは、この制御線６１の信号によって定められる。

例えば、他の回路４３がマスター状態になることを要求
する状態になりうる。

従って、他の回路４３が適当な機能を果たすまでアンド
回路６０が信号を生じることは阻止される。

この様な遅延が生じる事例は、他の回路４３が既に複数
の装置１５のうちの１つを接続又は切り放すプロセスを
実行している場合である。

いずれにせよ、回路４３がユニット１０のマスター状態
を他のユニットへ移すことを許容する様に線６１に適当
な制御信号を生ずるならば、アンド回路６０はＢラッチ
４１をリセットするための信号を生じることができる。

今までの説明から分かる様に、マスター状態を成るユニ
ットから他のユニットへ移す動作は第４図の論理回路を
用いて完全に自動的に行われる。

パワーオン回路６２はスイッチ６３（電子的スイッチ）
を介してＡラッチ４０及びＢラッチ４１のセット入力端
子に関連したオア回路に接続されている。

パワーオン時間において、パワーオン回路６３はスイッ
チ６３を瞬間的に作動してＡラッチ４０及びＢラッチ４
１をセットするためのパルスを供給する。

これによってユニット１０はマスター状態にあることを
他のユニットに知らせる。

他のユニットはＡラッチ４０及びＢラッチ４１に相当す
る自己のラッチをリセットしてスレーブ状態を示す。

信頼性のあるシステムの始動を可能ならしめるために、
この様な設定動作を手操作によって行うことも考えられ
る。

第６図は第４図の論理構成をもたらすＰＬＡの概略図で
ある。

このＰＬＡは第４図に関連して説明した機能以外の機能
のためにも使用可能である。

その場合、本発明の実施のための機能と本発明の実施に
全く関係の無い機能とがインターリーブ様式で用いられ
る。

ＰＬＡはアンド・アレイ６５及びオア・アレイ６６を含
む。

２つのアレイは周知のＰＬＡ技術に従って構成される。

入力論理信号は線６７等の複数の線を介してデコーダ７
２に与えられる。

その複数の線には、第４図のラッチ４０．４１，４５，
４６の出力線が含まれている。

デコーダ７２の出力に接続されているアンド回路６５は
１群の線６８（ワード線）を介してオア・アレイ６６（
読取リアレイと呼ばれることもある）に出力信号を与え
る。

オア・アレイ６６の出力信号は適当なレジスタ６９に与
えられる。

レジスタ６９は第１群の線７０に出力信号を生じると共
に第２群の線７１にフィードバック信号を生じる。

レジスタ６９は第４図のラッチ４０，４１，４５゜４６
に相当する部分を含みうる。

線６７は第４図の線Ｃ１及びＤｌに相当するものを含み
、この線の信号は周知のＰＬＡゲート技術に従ってレジ
スタ６９ヘゲートされる。

デコーダ７２は線７１及び６７を介して受は取る信号に
応じた出力信号をアンド・アレイ６５に与える。

再び第４図を参照する。

高性能のデータ処理システムにおいては、時分割様式で
複数のユニットにマスター状態を移すことが望ましい。

そのために回路４３にはタイマー７５が設けられている
。

破線７６で示されている様にタイマー７５は線５８に関
連しており、タイム・アウトのとき線５８に信号を生じ
る。

第１図のステータス・メモリに対応するメモリ７７も回
路４３に設けられている。

他のユニットとのデータのやりとりは線７８を介して行
われる。

【図面の簡単な説明】

第１図は本発明によるマルチユニット・システムの概略
的なブロック図、第２図はマルチユニット・システムに
おける２つのユニット間で授受される状態信号の変化を
示す図、第３図は第１図のマルチユニット・システムを
拡張したシステムを示す図、第４図は本発明を実施する
ためのユニット内の論理構成を示す図、第５図は本発明
による４ユニツト・システムを示す図、第６図は第４図
の論理構成と等価のＰＬＡを示す図である。 第１図において、１０・・・・・・第１のプログラマブ
ル・ユニット、１１・・・・・・第２のプログラマブル
・ユニット、１４・・・・・・共用資源。 第４図において、４０．４１，４５及び４６・・・・・
・ラッチ、４４及び５２・・・・・・デコーダ、４３・
・・・・・他の回路。

Claims (1)

【特許請求の範囲】
1. １ 複数のユニツｔ−１０，１１を含むマルチユニット
   ・システムであって、各ユニットが、システム・ステー
   タス変更動作を行うことのできるマスター状態にあるこ
   とを示す信号、マスター状態になることを要求する信号
   、マスター状態の放棄を示す信号、及びシステム・ステ
   ータス変更動作を行うことのできないスレーブ状態にあ
   ることを示す信号のうちのいずれか１つを制御信号とし
   て他のユニットに継続的に与える第１の手段４０，４１
   と、他のユニットからの制御信号を受は取る第２の手段
   ４５，４６と、上記第１の手段及び第２の手段に接続さ
   れていて上記第１の手段を制御する第３の手段４３．４
   ４．５２．５５，５６．５７゜６０とを有し、任意の時
   点において１つのユニットしかマスター状態にならない
   ように各ユニットの第３の手段が制御を行うようになっ
   ているマルチユニット・システム。