JPS5852343B2 - ハンドウタイソウチノ セイゾウホウホウ - Google Patents
ハンドウタイソウチノ セイゾウホウホウInfo
- Publication number
- JPS5852343B2 JPS5852343B2 JP50031106A JP3110675A JPS5852343B2 JP S5852343 B2 JPS5852343 B2 JP S5852343B2 JP 50031106 A JP50031106 A JP 50031106A JP 3110675 A JP3110675 A JP 3110675A JP S5852343 B2 JPS5852343 B2 JP S5852343B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor element
- lead frame
- view
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法にカへり、特にリード
フレームより形成されたリードを用いて半導体装置を製
造するにあたり、このリードと半導体素子との接続を容
易かつ確実ならしめる手段を含む半導体装置の製造方法
を提供することを目的とするものである。
フレームより形成されたリードを用いて半導体装置を製
造するにあたり、このリードと半導体素子との接続を容
易かつ確実ならしめる手段を含む半導体装置の製造方法
を提供することを目的とするものである。
従来の半導体装置の製造方法につき図面を参照して以下
に工程順ｆこ説明する。
に工程順ｆこ説明する。
第１工程二
第１図ａに上面図で、また同図すに側面図で一部を示す
リードフレーム１を用意する。
リードフレーム１を用意する。
このリードフレームは橋絡支持部１ａから突出したイン
ナリード１ｂ、ｌｃ、１ｄがあり、このうちインナリー
ド１ｂとインナリード１ｄとは先端部が連接してなる。
ナリード１ｂ、ｌｃ、１ｄがあり、このうちインナリー
ド１ｂとインナリード１ｄとは先端部が連接してなる。
インナリード１ｃは第１図Ｃに示す如く、のちに半導体
素子２の支持体３に、また前記インナリード１ｂおよび
インナリード１ｄは夫々の先端部で（切截後に）半導体
素子の電極に接続する如くなる。
素子２の支持体３に、また前記インナリード１ｂおよび
インナリード１ｄは夫々の先端部で（切截後に）半導体
素子の電極に接続する如くなる。
前記接続を容易にするために予め打点を施した部位に一
例としてはんだ層を被着する。
例としてはんだ層を被着する。
この被着は該部を低融点はんだ層に浸漬することによっ
て達成される。
て達成される。
第２工程：
第２図ａ ”’−ｃに示す如く、リードフレ１ムのイン
ナリード１ｂとインナリード１ｄとの先端部の連接部分
に切截を施して夫々に端部を形成する。
ナリード１ｂとインナリード１ｄとの先端部の連接部分
に切截を施して夫々に端部を形成する。
またインナリード１０は半導体素子の支持体３に接続す
るための折曲加工を施す。
るための折曲加工を施す。
図における１ｅはインナリード１ｂの上記加工による切
截面を示し、リードフレームの材質、一例として銅また
は銅合金（板の表面にニッケルメッキを施しである）が
露出した状態である。
截面を示し、リードフレームの材質、一例として銅また
は銅合金（板の表面にニッケルメッキを施しである）が
露出した状態である。
第３王程：
第３図に示す如く半導体素子２（下面はコレクク電極の
ハンダ膜が、上面にはベース電極およびエミッタ電極が
形成されている）をガイドにより支持体３上にて所定の
位置ぎめをなし、インナリード１ｃと支持体３とが機械
的にかしめられ、同時にベース、エミッタのインナリー
ドの先端が半導体素子上面のはんだ電極４にそれぞれ接
触される。
ハンダ膜が、上面にはベース電極およびエミッタ電極が
形成されている）をガイドにより支持体３上にて所定の
位置ぎめをなし、インナリード１ｃと支持体３とが機械
的にかしめられ、同時にベース、エミッタのインナリー
ドの先端が半導体素子上面のはんだ電極４にそれぞれ接
触される。
第４王程：
第３工程の後に還元性雰囲気（たとえば水素炉）中で約
３６００〜４００℃に加熱することにより半導体素子は
下向のコレクタ電極のはんだで支持体に固着すると同時
に上面のベース電極、エミッタ電極はこれらに設けられ
たはんだ４（第３図）が融けて夫々が接続されるインナ
リードの先端と接続される。
３６００〜４００℃に加熱することにより半導体素子は
下向のコレクタ電極のはんだで支持体に固着すると同時
に上面のベース電極、エミッタ電極はこれらに設けられ
たはんだ４（第３図）が融けて夫々が接続されるインナ
リードの先端と接続される。
このとき、第４図すに示す如くインナリード１ｂの切截
面１ｅはたとえば銅または銅合金のため、他のあらかじ
めはんだ浸漬して表面にはんだ膜を形成した（図におい
て打点を施して示した）部位に比してはんだのなじみが
悪く、電極のけんだ４に融着しないで融けたはんだ４か
ら切截面１ｅが露出する。
面１ｅはたとえば銅または銅合金のため、他のあらかじ
めはんだ浸漬して表面にはんだ膜を形成した（図におい
て打点を施して示した）部位に比してはんだのなじみが
悪く、電極のけんだ４に融着しないで融けたはんだ４か
ら切截面１ｅが露出する。
第５工程：
上記第４工程の次に化学的にたとえばエツチングの手段
により半導体素子表面を清浄化したのち素子保護用レジ
ン５を塗布、乾燥して第５図に示す如くなる。
により半導体素子表面を清浄化したのち素子保護用レジ
ン５を塗布、乾燥して第５図に示す如くなる。
第６エ程：
次に一例としてシリコン樹脂６間の如きを用いてモール
ド封止を行ない第６図ａに示す如くなる。
ド封止を行ない第６図ａに示す如くなる。
さらにリードフレームの橋絡支持部１ａに切截を施して
第６図すに示す如き個々の半導体装置とする。
第６図すに示す如き個々の半導体装置とする。
上記従来の半導体装置の製造方法によれば、リードフレ
ームのインナリードが半導体素子の電極との接続部に一
例のはんだの如き接続体となじみの悪い面（インナリー
ドの切截面）が生ずるために、接続が機械的、電気的に
不確実となりやすい。
ームのインナリードが半導体素子の電極との接続部に一
例のはんだの如き接続体となじみの悪い面（インナリー
ドの切截面）が生ずるために、接続が機械的、電気的に
不確実となりやすい。
このため半導体装置の使用中のオープン不良（電極とこ
の電極の導出リードとの間の導接不良）を生じやすいと
いう重大な欠点がある。
の電極の導出リードとの間の導接不良）を生じやすいと
いう重大な欠点がある。
とくに最近の半導体装置を用いた電子機器では特にオー
プン不良、ショート不良（電気的短絡）の如き重不良は
Ｔｏ ００００以下の要求がなされている。
プン不良、ショート不良（電気的短絡）の如き重不良は
Ｔｏ ００００以下の要求がなされている。
樹脂封止型半導体装置にあっては樹脂、半導体素子、お
よび支持体の間に熱膨張係数差があるため、使用中の熱
ストレスにより長期使用中にオープン不良が多いことは
一般に知られており、この対策が強く要望されていた。
よび支持体の間に熱膨張係数差があるため、使用中の熱
ストレスにより長期使用中にオープン不良が多いことは
一般に知られており、この対策が強く要望されていた。
本発明は上記従来の欠点を改良して要望に応えるために
なされたものである。
なされたものである。
即ち本発明ζこかＳる半導体装置の製造方法は、少くと
もインナリードの複数が半導体素子の電極と接続予定の
端部を連接して形成されたリードフレームを用意し、前
記連接部（こ切截を施して半導体素子の電極または他の
部材と接続する端部を形成し、次にインナリードの前記
切截面に金属層およびまたはろう層を被着したのち、前
記インナリードの端部に上記予定された接続を施すこと
を特徴とするものである。
もインナリードの複数が半導体素子の電極と接続予定の
端部を連接して形成されたリードフレームを用意し、前
記連接部（こ切截を施して半導体素子の電極または他の
部材と接続する端部を形成し、次にインナリードの前記
切截面に金属層およびまたはろう層を被着したのち、前
記インナリードの端部に上記予定された接続を施すこと
を特徴とするものである。
以下に本発明にか５る半導体装置の製造方法の一実施例
につき図面を参照して前記従来の半導体装置の製造方法
との相違点を説明する。
につき図面を参照して前記従来の半導体装置の製造方法
との相違点を説明する。
第１工程：
第７図に示す如きリードフレームを用意する。
従来の半導体装置の製造方法における第１工程とははん
だ層被着を施さない点で異なる。
だ層被着を施さない点で異なる。
即ち第７図ａに上面図でまた同図すに側面図で示す如く
、リードフレーム１１を用意する。
、リードフレーム１１を用意する。
このリードフレームは橋絡支持部１１ａから突出したイ
ンナリード１１ｂ、１１ｃ、１１ｄがあり、このうちイ
ンナリード１１ｂとインナリード１１ｄとは先端部が連
接してなる。
ンナリード１１ｂ、１１ｃ、１１ｄがあり、このうちイ
ンナリード１１ｂとインナリード１１ｄとは先端部が連
接してなる。
インナリード１１ｃは第７図Ｃに示す如く、のちに半導
体素子２の支持体３に、またインナリード１１ｂおよび
インナリード１１ｄは夫々の先端で（切截後に）半導体
素子の電極に接続する如くなる。
体素子２の支持体３に、またインナリード１１ｂおよび
インナリード１１ｄは夫々の先端で（切截後に）半導体
素子の電極に接続する如くなる。
第２工程：
第８図ａに示す如く、リードフレームのインナリード１
１ｂとインナリード１１ａとの先端部の連接部分に切截
を施して夫々に端部を形成す赤る。
１ｂとインナリード１１ａとの先端部の連接部分に切截
を施して夫々に端部を形成す赤る。
またインナリードＩｌｃは半導体素子の支持体３に接続
するための折曲加工を施す。
するための折曲加工を施す。
第３王程：
上記第２工程の加工を施したリードフレームのインナリ
ードの先端部をたとえば低融点はんだ槽に浸漬して第９
図に打点図示した如くはんだ層を被着する。
ードの先端部をたとえば低融点はんだ槽に浸漬して第９
図に打点図示した如くはんだ層を被着する。
この状態は従来方法の第２図Ｃに示すところと相似るも
、インナリード先端の切截面１１ｅ、１１ｆにはんだ被
着のある点で異なる。
、インナリード先端の切截面１１ｅ、１１ｆにはんだ被
着のある点で異なる。
第４工程：
第１０図に示す如く半導体素子２（下面はコレクタ電極
のはんだ膜が、上面にはベース電極およびエミッタ電極
が形成されている）をガイドにより支持体３上にて所定
の位置ぎめをなし、インナリード１１ｃと支持体とが機
械的にかしめられ、同時に−ベース、エミッタのインナ
リードの先端が半導体素子上面のはんだ電極４にそれぞ
れ接触される。
のはんだ膜が、上面にはベース電極およびエミッタ電極
が形成されている）をガイドにより支持体３上にて所定
の位置ぎめをなし、インナリード１１ｃと支持体とが機
械的にかしめられ、同時に−ベース、エミッタのインナ
リードの先端が半導体素子上面のはんだ電極４にそれぞ
れ接触される。
第５程：
第３工程の後に還元性雰囲気（たとえば水素炉）中で約
３６００〜４００℃に加熱することにより半導体素子は
下面のコレクタ電極のはんだで支持体に固着すると同時
に上面のベース電極エミッタ電極はこれらに設けられた
けんだ４（第１０図つが融けて４“の如き形状となり、
第１１図に示す如く夫々が接続されるインナリードの先
端と接続される。
３６００〜４００℃に加熱することにより半導体素子は
下面のコレクタ電極のはんだで支持体に固着すると同時
に上面のベース電極エミッタ電極はこれらに設けられた
けんだ４（第１０図つが融けて４“の如き形状となり、
第１１図に示す如く夫々が接続されるインナリードの先
端と接続される。
このときインナリードの前記切截面１１ｅ。１１ｆには
はんだ被着があるので、インナリードの先端部側面のは
んだ層と完全一体となって強固な接続が達成される。
はんだ被着があるので、インナリードの先端部側面のは
んだ層と完全一体となって強固な接続が達成される。
第６エ程および第７エ程：
従来の半導体装置の製造方法の第５工程および第６エ程
と異る点がないので記載を省略する。
と異る点がないので記載を省略する。
さらに本発明方法に関し、上記の他に次の如く行った。
即ち従来方法の第２工程と第３工程との間においてイン
ナリード先端部を低融点はんだ層に浸漬して核部に再度
はんだ層被着を施す。
ナリード先端部を低融点はんだ層に浸漬して核部に再度
はんだ層被着を施す。
これによってインナリードの切截面がはんだ層によって
被覆される。
被覆される。
本発明によればインナリードと半導体素子の電極または
他の部材との接続が機械的にも電気的にも確実なため、
半導体装置の使用中に従来上じやすかったオープン不良
、あるいはショート不良等が極減した。
他の部材との接続が機械的にも電気的にも確実なため、
半導体装置の使用中に従来上じやすかったオープン不良
、あるいはショート不良等が極減した。
この顕著な効果は次の試験を試みて従来方法によるもの
と明確な差異が認められた。
と明確な差異が認められた。
半導体装置を一５５℃の低温雰囲気中に１２分間保持し
、次に＋１５０℃の高温雰囲気中に１２分間保持する。
、次に＋１５０℃の高温雰囲気中に１２分間保持する。
（但し温度移行時間は６分間とする）を１サイクルとし
て、これを繰返す。
て、これを繰返す。
下表の数値は１００本につき発生不良数である。
本発明の方法は次の如く行なっても良好な結果をみた。
即ち第１王程：
上述の実施例の第１工程と同じ
第２王程：
上述の実施例の第２工程においてその後半のインナリー
ド１１ｃの折曲加工を行なわない。
ド１１ｃの折曲加工を行なわない。
第３工程：
上述の実施例の第３工程と同じ上記第３工程終了後にお
いてインナリード１１ｃの折曲加工を施す第４工程以降
上述の実施例と同じ。
いてインナリード１１ｃの折曲加工を施す第４工程以降
上述の実施例と同じ。
またこの実施例による上述の実施例と同じ試験を施した
。
。
その結果は下記の如くで顕著な効果が認められた。
本発明方法によ
る半導体装置
（キロサイクツ０
０．５ ０ ０１
０ ０２
０ ０５
０ １１０
０ ５１５
０ １４２０
０ ５１従来方法によ る半導体装置 なお本発明方法の上記実施例においてはインナリードの
先端部特に切截面にはんだ層を被着する手段を例示した
が、予めめっき等の手段により金属層（たとえばニッケ
ル）を被着形成しておき、次にろう層を重畳被着しても
よい。
０ ０２
０ ０５
０ １１０
０ ５１５
０ １４２０
０ ５１従来方法によ る半導体装置 なお本発明方法の上記実施例においてはインナリードの
先端部特に切截面にはんだ層を被着する手段を例示した
が、予めめっき等の手段により金属層（たとえばニッケ
ル）を被着形成しておき、次にろう層を重畳被着しても
よい。
第１図から第６図までは従来の半導体装置の製造方法を
工程順に説明するための図で、第１図はリードフレーム
のａは上面図、ｂは側面図、Ｃは組立後を示す断面図、
第２図ａはリードフレームのａは上面図、ｂは側面図、
Ｃは斜視図、第３図は組立を示す側面図、第４図は組立
を示す図ａは側面図、ｂは一部の斜視図、第５図は組立
を示す一部断面側面図、第６図は組立後を示す図ａは一
部断面側面図、図すは斜視図である。 第７図から第１１図は本発明の半導体装置の製造方法を
説明するためのもので、第１図はリードフレームのａは
上面図、ｂは側面図、Ｃは組立後を示す断面図、第８図
ａはリードフレームのａは上面図、ｂは側面図、第９図
はリードフレームの斜視図、第１０図は組立を示す一部
断面側面図、第１１図は組立後を示す図ａは一部断面側
面図、図すは斜視図である。 なお図中同一符号は同一または相当部分を夫々示すもの
とする。 ３・・・・・・半導体素子の支持体（他の部材）、１１
・・・・・リードフレーム、１１ａ・・・・・・リード
フレームの橋絡支持部、１１ｂ、１１ｃ、１１ｄ・・・
・・・インナリード、 １１ｅ、１１ｆ・・・・・・イ
ンナリードの切截面。
工程順に説明するための図で、第１図はリードフレーム
のａは上面図、ｂは側面図、Ｃは組立後を示す断面図、
第２図ａはリードフレームのａは上面図、ｂは側面図、
Ｃは斜視図、第３図は組立を示す側面図、第４図は組立
を示す図ａは側面図、ｂは一部の斜視図、第５図は組立
を示す一部断面側面図、第６図は組立後を示す図ａは一
部断面側面図、図すは斜視図である。 第７図から第１１図は本発明の半導体装置の製造方法を
説明するためのもので、第１図はリードフレームのａは
上面図、ｂは側面図、Ｃは組立後を示す断面図、第８図
ａはリードフレームのａは上面図、ｂは側面図、第９図
はリードフレームの斜視図、第１０図は組立を示す一部
断面側面図、第１１図は組立後を示す図ａは一部断面側
面図、図すは斜視図である。 なお図中同一符号は同一または相当部分を夫々示すもの
とする。 ３・・・・・・半導体素子の支持体（他の部材）、１１
・・・・・リードフレーム、１１ａ・・・・・・リード
フレームの橋絡支持部、１１ｂ、１１ｃ、１１ｄ・・・
・・・インナリード、 １１ｅ、１１ｆ・・・・・・イ
ンナリードの切截面。
Claims (1)
- １ 少くともインナリードの複数が半導体素子の電極と
の接続予定の端部を連接して形成されたリードフレーム
を用意する工程と、前記連接部に切截を施して半導体素
子の電極と接続する端部を形成する工程と、インナリー
ドの前記切截部に金属層を被着する工程と、前記インナ
リードの端部と前記半導体素子の電極とを接続すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50031106A JPS5852343B2 (ja) | 1975-03-17 | 1975-03-17 | ハンドウタイソウチノ セイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50031106A JPS5852343B2 (ja) | 1975-03-17 | 1975-03-17 | ハンドウタイソウチノ セイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51107069A JPS51107069A (en) | 1976-09-22 |
| JPS5852343B2 true JPS5852343B2 (ja) | 1983-11-22 |
Family
ID=12322137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50031106A Expired JPS5852343B2 (ja) | 1975-03-17 | 1975-03-17 | ハンドウタイソウチノ セイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852343B2 (ja) |
-
1975
- 1975-03-17 JP JP50031106A patent/JPS5852343B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51107069A (en) | 1976-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542438A (en) | Hybrid integrated circuit device | |
| JPS5852343B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| US3500013A (en) | Method of making connections to a microcircuit | |
| US3260981A (en) | Component terminations | |
| JPH02140906A (ja) | リード線の接続構造 | |
| JP2517047B2 (ja) | セラミックパッケ―ジの製造方法 | |
| JP2639091B2 (ja) | 小型サーミスタ素子の製造法 | |
| JPH0227522Y2 (ja) | ||
| JPH0356032Y2 (ja) | ||
| JPH04208510A (ja) | チップ型電子部品 | |
| JP2958597B2 (ja) | Ｉｃパッケージの製造方法とメッキ用フレーム | |
| JP3063587B2 (ja) | 電子部品および電子部品の製造方法 | |
| JPS5828381Y2 (ja) | 印刷配線板 | |
| JPS5842764A (ja) | メツキ方法 | |
| JPS62566B2 (ja) | ||
| JPH1092998A (ja) | 電子デバイス製造用リードフレーム | |
| JPS63123583A (ja) | 電気部品用クラツド材料の製造方法 | |
| JPH054213A (ja) | セラミツクスパツケージのめつき方法 | |
| JPS5856428A (ja) | 半導体装置 | |
| JPS61216349A (ja) | ガラス端子のメツキ方法 | |
| JP2001094027A (ja) | 半導体装置及びその製造方法 | |
| JPS61287118A (ja) | 電子部品の製造方法 | |
| JPS58100967A (ja) | 金属部品の製造方法 | |
| JPH0473903A (ja) | 半導体装置及びその製造方法 | |
| JPH0131687B2 (ja) |