JPS5852573A - 力率トランスデユ−サ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は被測定回路の力率に比例した直流電圧全出力
するようにした力率トランヌジューサに関するものであ
る。

従来、力率トランヌデューサは、二つの交流入力の位相
差φに比例した直流電圧を出力する位相弁別回路と、ダ
イオード等全使用した折線近似のφ一部φ度換回路で構
成されていた。

しかしながら、ダイオード等を使用した折線近似の一一
〇Ｏ９φ変換回路は変換精度が悪く、また周囲温度変化
や時間的なドリフト等に影響されるため高精度の力率計
測には適していなかった。

この発明は、上述のような点に鑑みてなされたもので、
スイッチ回路とフィルタ回路を使用した位相差φのベキ
乗回路を使用することによって、φ−藝φ変換全行ない
高精度の力率トランスデユーサを提供しようとするもの
である。

ここで、力率魚φを位相差φのベキ乗に関して表わす。

瀉φ全φについてテーラ−展開すると次の（１）式のよ
うに表わせる。

旬φ−１−Ａ−ｑ左−一・・・（１）（ただしφの単位
はｒａｄ）一般的に力率トランヌデューサは、実用上、
力率０．５−１の範囲が測定でさｎげよいので、力率の
範囲をα５〜１として、可φをφに関して次の（２）式
のように表わすことも可能である。

部φキｌ−０，（１４φ−０４２φ９・・・（２）上記
（２）式に具体的な数値を代入してφ−σ、Ｓφ変換精
度について求め、（２）式による魚φ値と可φの真表１ 表〕の通シ、（２）式によるひφ値は真の部φ値に対し
誤差僅少である。

従って本発明の回路は（２）式全算出するように構成さ
れたものである。

以下、この発明の一実施例を図によって説明する。

即ち、第１図において、（１）および（２）はそれぞれ
被測定回路の交流入力（４１）および（４２）を印加す
る入力端子、（１１）および（１２１はそれぞれ入力端
子（］）および（２）に印加される交流入力全波形整形
するコンパレータ、Ｇ３１は前記コンパレータ（ＩＩ）
および（１２）の出力の排他的論理和を出力するゲート
、ＳｌおよびＧ２はそれぞれの制御端子Ｇ１およびＧ２
の電圧がハイになったときのみＯＮするスイッチ、Ａ１
およびＡ２は入力信号を平滑するフィルタ、Ｅｚは基準
直流電圧、ＱＩ）および（イ）は位相差φに関してそれ
ぞれφおよびφ２に比例した直流電圧が得られる端子、
ＡＤは基準電圧Ｅｚと端子６２］）および（イ）にそれ
ぞれ出力される直流電圧を前記（２）式に基づく比率で
加減算する加減算回路、（イ）は力率に比例した直流電
圧をとシ出す出力端子でおる。

このように構成された力率トフンヌデューサ回路におい
て、入力端子（１）および（２）には、それぞれ第２図
（１）および（２）に示すような位相差φの交流人力４
１および４２が印加される。これらの入力はコンパレー
タ（１１）および（１２１によって、それぞれ第２図（
３）および（４）　Ｖ？：、示す矩形波電圧５１および
５２に波形整形される。これらの矩形波電圧５１と５２
はゲート（肖で排他的論理和がとられ、第２図（５）に
示す位相差φに比例したデユーティ比の矩形波電圧５３
が得られる。該矩形波電圧ｂ３はスイッチＳ１およびＧ
２の制御端子Ｇ１およびＧ２に印加される。

まず、スイッチＳ１は前記矩形波電圧５Ｂがハイのとき
ＯＮして基準電圧ＫＺｉ通過させ、第２図（６）に示す
よう々波高値Ｅｚの出力６１が得られる。この出力６１
はフィルタＡ１で平滑され次の＋３）式で示すような入
力の位相差φに比例した直流電圧Ｅｚ＋に変換される。

ＥＺ　１＝　、　−Ｅｚ　　−Ｇ３） この電圧Ｅ２１はスイッチＳ２に供給されスイッチＳ１
と同様にして第２図【７）に示すような波高値Ｅｚ＋の
出力６２が得られる。この出力６２はフィルタＡ２で平
滑でれ、次の〔４〕式で示ずような入力の位相差φに関
しφ襲に比例した直流電圧Ｅ２２に変換される。

φ ＥＺ２　＝　−・’Ｂ　２　＋　　　（＋３）式を代入
）π ＝　（ｊ’）”、Ｂｚ　・・・（４） π 以上のようにして得ら！’Ｌ　ｆｔｃ　Ｌｍ流電圧Ｉｌ
ｌとＥＺ２および基Ｂ１！、電圧Ｈ２は、加減算回路Ａ
Ｄによってそれぞれ加減算比率に＋、に２および１で加
減算きれ、次の（５）式で示す出力Ｅ２５が得られる。

Ｅ２ｓ＝Ｋｚ−に＋Ｋｚ＋−に２Ｅ２２　　（＋３１式
（４）式を代入）φ　　　　　φ堂 ＝Ｅｚ−に＋’７Ｅｚ−に２−　ｆ丁）−ＥＺ１ 上記（５）式において、−＝α０４．１＝α４２にπ　
　　　　　　　　　　　　　π２ 選べば（５）式に示す出力Ｅ２５は前記（２）式と同比
率で加減算されることになり、入力の力率に比例する。

ここで、第１図の回路では第２図（５）〜（７）に示す
ように負側の出力は考慮されていないが、スイッチＳ１
およびＧ２をそれぞれの制御端子Ｇ＋、Ｇ２がローのと
きに入力全反転した電圧をそれぞれフィルタＡ１および
Ａ２に出力するように構成した場合、第２図（５）〜（
７〕において区間（π−φ）に負の出力が生ずる。

このような場合、それぞれフィルタＡ１およびＡ２　ノ
出力’１ｒ２１’ｂヨｊ）Ｆｉ２ｉｄ次ノｆ＋３＋、　
０４１式ノ！　’）になる。

ＥＺ、＝ＪＬ二這う）、ＥＺ π ＝　　（２−−Ｌ−１）　　ＥＺ　　　　　　　　・・
イ１３）φ−（π−φ） Ｂ２２＝−−一〜−コＥ２１ π ：（又’ｌ’　　ｌ）２・ＢＺ π −（４色−−’ｌ’＋１）　ＥＺ　　　　−Ｈπ９　　
　　　π 次に、加減算回路ＡＤでＢ２１．Ｂ２２および基準電圧
Ｆｌｉｚをぞれぞれ加減算比率Ｍ１・　Ｂ２およびＢ３
で加減算すると、次のＱｉｉｊ式で示す出力Ｅ２５が得
られる。

Ｅ　２５　＝＝Ｍ３Ｂｚ−Ｍｌ　Ｂ２１−Ｂ２　Ｂ２２
　　　（ｆ１３１．　（１４）式を代入）上記（１５）
式において、Ｍ５十Ｍ＋−Ｍ２＝１・−Ｍ　＋　−−Ｍ
　２　＝　０．　（１４、−Ｍ　２　＝　０．４２１ｃ
選べば、前π　　　　　　π　　　　　　　　　　　　
π２記（２）式と同比率で加減算さハることになシ、上
記（５）式と同様に力率に比例した出力が得られる。

また、第１図において、ゲートｕ印とスイッチｓ１で構
成き扛る位相弁別回路は位相の遅れと進みに関係なく位
相差〆の大きさのみ比例したデユーティ比の矩形波電圧
を出力するようになっているが、一般によく使用されて
いるように、入力の一方をπ７／２だけ移イＳ目し゛Ｃ
位相弁別することにより、位相の遅れと進みＶこ苅ビし
て増減するデユーティ比の矩形波電圧を出力するように
構成した場合にも同様にして、位相差φおよび４ｇを算
出することにより≠−ｃｏｓφ変換が可能であり、これ
もこの発明じ含まれるものである。

このような場合には、第１図におけるフィルタＡ１の出
力電圧が位相差零を中心に正負反転するので、加減算回
路ＡＤの入力部分（７２）に絶対値回路等を挿入するこ
とによっても実現可能である。

以上のように、この発明によれば簡単な回路構成で被測
定回路の力率に比例した直流電圧が得られるもので、ダ
イオード等ドリフトの原因になる素子全使用していない
ため、周囲温度変化等に安定な高精度の力率トランスデ
ユーサを提供することができる。

【図面の簡単な説明】

第１図はこの発明による力率トランスデユーサの一実施
例を示す回路図、第２図は第１図における各部の波形図
である。 図において、（１）　（２）は入力端子、（川（１２１
はコンパレータ、（１３）はゲー１〜、（ハ）は出力端
子、ｓ、、ｓ２はスイッチ、ＡＴ、Ａ２はフィルタ、Ａ
Ｄは加減算回路、Ｆｌｚｉ！：基準電圧である。 代理人　葛野信− 第１図

Claims (1)

【特許請求の範囲】
1. 被測定回路の二つの交流入力の位相差φに比例したデユ
   ーティ比の矩形波電圧を出力する位相弁別回路、この位
   相弁別回路の出力を平滑して位相差φに比例した直流電
   圧を出力するフィルタ回路、このフィルタ回路の出力を
   前記位相弁別回路の出力で断続するように構成された第
   １のスイッチ回路、この第１のスイッチ回路の出力全平
   滑する第１のフィルタ回路、及び基準電圧と前記フィル
   タ回路の出力電圧と前記第１のフィルタ回路の出力電圧
   ｆ：所定比率で加減算する加減算回路を備え、上記加減
   算回路の出力端から被測定回路の力率に比例した直流電
   圧をとり出すようにしたことを特徴とする力率トランス
   デユーサ。