JPS5852575A - 力率トランスデユ−サ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、被測定回路の力率に比例し、た直流電圧を
出力するようにした力率トランスデユーサに関するもの
である。

従来、力率トランスデユーサは二つの交流入力の位相差
φに比例した直流電圧を出力する位相弁別回路と、ダイ
オード等を使用した折線近似のφｃｒｓ　ｄ　’９；！
換回路で構成されていた。

しかしながら、ダイオ−ド等を使用した折線近似のφ−
ｃｔｆ１＄　Ｆ　ｍ回路は変換精度が悪く、また周囲温
度変化や時間的なドリフト等に影響されるため高精度の
力率計測（τは適していなかった。

この発明け、」二連のよう乃実情に着目してなされたも
ので、スイッチｍ’ｆ　ｅ＋′・とフィルタ回路を使用
した位相差φのベキ乗回路を使用することによって、−
一可φ変換を行ない高精度の力率トランスデユーサを提
供しようとするものである。

ここで、力率前φを位相差φのベキ乗に関して表わす。

邸φを≠についてテーラ−展開すると次の（１）式のよ
うに表わせる。

一般的に力率トランスデユーサは、実用上刃率０．５〜
１の範囲が測定できればよいので、力率の範囲をα５〜
１として可φをφに関して次の（２）式のように表わす
ことも可能である。

邸φ中１−α５２２φ＋０．０６８φ　　・・・（２）
（２）式に具体的な数値を代入してφ−煎φ変換精度に
ついて求め、（２）式による囲φ値と可φの真値の比較
を表１に示す。

表１ 表１の通り（２）式による部φ値は真の邸φ値に対し誤
差僅少である。

従って、この発明の回路は（２）式を算出するように構
成されたものである。

以下、この発明の一実施例を図によって説明する。

第１図はこの発明の力率トランスデユーサの一実施例を
示す図で、図中、（１）および（２）はそれぞれ被測定
回路の交流人力４１および４２を印加する入力端子、（
１１１およびθりはそれぞれ入力端子（１）および（２
）に印加される交流入力を波形整形するコンパレータ、
ｉ＋３１は前記コンパレータ（１１１および（１２１の
出力の排他的論理和を出力するゲート、Ｓ＋、８２およ
びＳ３はそれぞれの制御端子Ｇ＋、ＧｚおよびＧ３の電
圧がハイのときのみＯＮするスイッチ、ＡＴ。

Ａ２およびＡ３は入力信号を平滑するフィルタ、ＥＺは
基準直流電圧、Ｑ］）、（イ）および（至）は位相差φ
に関して、それぞれφ、−一およびφ８に比例した直流
電圧が得られる端子、ＡＤは基準電圧ＥＺと端子（ホ）
および−にそれぞれ出力される直流電圧を前記（２）式
に基づく比率で加減算する加減算回路、（２）は力率に
比例した直流電圧をとり出す出力端子である。

このように構成された力率トランスデユーサ回路におい
て、入力端子（１）および（２）にはそれぞれ第２図（
１）および（２）に示すような位相差φの交流入力４１
および４２が印加される。これらの入力はコンパレータ
（１１）およびＧ２１によって、それぞれ第２図（３）
および（４）に示す矩形波電圧５１および５２に波形整
形される。これらの矩形波電圧５１と５２はゲー）Ｈで
排他的論理和がとられ、第２図（５）に示す位相差φに
比例したデユーティ比の矩形波電圧５３が得られる。該
矩形波電圧５３はスイッチＳ＋、Ｓ２およびＳ３の制御
端子Ｇｊ、Ｇ２およびＧ３に印加式れる。

まずスイッチＳ１は前記矩形波電圧５３がハイのと＠Ｏ
Ｎして基準電圧ＫＺｉ通過でせ、第２図（６）に示すよ
うな波高値Ｋｚの出力６１が得られる。

この出力６１はフィルタＡ１で平滑され、次の＋３）式
で示すような入力の位相差φに比例した直流電圧Ｅ２＋
に変換される。

Ｅ２１＝　　１’　　−Ｅｚ　　　・・・＋３）π この電圧Ｆｉ２＋はスイッチＳ２に供給され、スイッチ
Ｓ１と同様にして第２図（７）に示すような波高値Ｅ２
１の出力６２が得られる。この出力６２はフィルタＡ２
で平滑され、次の（４）式で示すような入力の位相差φ
に関しφ☆　に比例した直流電圧Ｆｉ２２に変換される
。

＝＜−ｊ！−５・Ｅｚ　　　・・・（４）π この電圧Ｆｊ２２けスイッチＳ５に供給され、同様にし
て第２図（８）に示すような波高値Ｂ２２の出力６８が
得られる。この出力６３はフィルタＡ３で平滑され、次
の（５）式で示すような入力の位相差φに関しφ８國比
例した直流電圧］ｌ１２３に変換される。

＝（１１げ・Ｅ・　　　・・・（５） π 以上のようにして得られた直流電圧Ｅ２２とＢ２Ｍおよ
び基準電圧ＩＬｚは加減算回路ＡＤによってそねそれ加
減算比率Ｋｌ、に２および１で加減算され、次の（６）
式で示す出力Ｆｉ２ｓが得られる。

Ｆ２２５＝Ｅｚ−Ｋ　１Ｅ２２　＋に２　Ｂ２　ｓＫ、
＋　　　　　　　　　　　　Ｂ２ （０１式において□＝　（１，５２２，−−＝０．０６
８に選べＦ９　　　　　　　　　　　　　Ｆ８ ば、（６）式に示す出力Ｅ２５は前記（２）式と同比率
で加減算き才することになυ、入力の力率に比例する。

ここで、第１図の回路では第２図（５）〜（８）に示す
ように負仰１の出力は考慮されていないが、スイッチＳ
、、ＳｚおよびＢ３をそれぞれ制御端子ａ１．ａ２およ
びＧ３がローのときに入力を反転した電圧をそれぞれフ
ィルタＡｌ、Ａ２およびＡ３に出力するように構成した
場合、そｒしぞれフィルタＡｌ、Ａ２およびＡ３の出力
Ｅ２＋、Ｅ２２およびＢ２５は次の１３１１ｉ目）およ
び００式のようになる。

φ−（π−φ） Ｅ　２　　＋　＝　　−−−Ｆｉｚ π ＝　（”−１）　Ｅｚ−０３１ π ｍ−（π−の Ｂ２２＝　−・Ｆｔ２１ π ＝＝（２＄　　１）ｓ　、Ｅｚ π −−（４代−４＄　　＋１）ＥＺ　　−０４）Ｆ９　　
　　　π Ｂ２５＝φ−（π−φ）、Ｂ２２ π 次に、加減算回路ＡＤでＢ２１．Ｂ２２．に２３および
基準電圧Ｅｚをそれぞれ加減算比率Ｍ＋、　Ｍ２．　Ｍ
５およびＭ４で加減算すると、次の（１６）式で示す出
力Ｅ２５が得られる。

Ｅ２ｓ＝Ｍ＋Ｅｚ＋＋Ｍ２Ｅ２２＋Ｍ３に２３＋λ４ｔ
Ｋｚ＝（（ｒｔ）Ｍ１＋（ア、−７１）　Ｍ２　＋　＜
’？”、ｐｒ−十實−３）Ｍｓ４−Ｍ４）Ｂｚ２φ　　
　４φ２４φ ＋ｊ藺φＪＦｉｚ　　　・・・（＋６）（＋６）式にお
いて、−Ｍｉ　＋Ｍ２−Ｍ５十Ｍ４＝１１−Ｍ　＋　−
−−Ｍ２　十−Ｍｓ　＝６’、　　’　Ｍ２　＋−ＭＳ
　＝０．５２２π　　　　　π　　　　　　π　　　　
　　　　Ｆ９　　　　　π９８［３＝α０６８に選べば
、前記（２）式と同比率で加減πＢ 算されることになり、（６］式と同様に力率に比例した
出力が得られる。

また、第１図において、ゲー）１ＢとスイッチＳ１で構
成される位相弁別回路は位相の遅れと進みに関係なく、
位相差φの大きさにのみ比例したデユーティ比の矩形波
電圧を出力するようになっているが、一般によく使用さ
れているように入力の一方全π／２だけ移相して位相弁
別することにより、位相の遅れと進みに対応して増減す
るデユーティ比の矩形波電圧を出力するように構成した
場合にも同様にして位相差−に関してＡ２およびＡ８を
算出することによりφ−囲φ変換が可能であり、これも
この発明に含まれるものである。

このよう々場合には第１図におけるフィルタＡ３の出力
電圧７５：位相舵零を中心に正負反転するので、加減算
回路ＡＤの入力部分０３）に絶対値回路等を挿入するこ
とによっても実現できるものである。

Ｕ上のようにこの発明によれば、簡単な回１δ檜成で、
被測定回路の力率に比例した直流電圧が得られるもので
、ダイオード等ドリフトの原因になる素子を使用してい
ないため、周囲温度変化等に安定な高精度の力率トラン
スデユーサを提供することができるものである。

【図面の簡単な説明】

第１図はこの発明における力率トランスデユーサの一笑
軸側を示す回路図、第２図は第１図における各部の波形
図である。 図において、（１）　（２）は入力端子、（１１Ｑ２１
はコンパレータ、０３１はゲート、（ハ）は出力端子、
８１〜Ｓ５はスイッチ、Ａ１〜ＡＳはフィルタ、ＡＤは
加減算回路、Ｆｉｚは基準電圧である。 代理人　葛野信− 手続補正書（自発） 特許庁長官殿 ■、小事件表示　　　　特願昭５６−１５１８１１号２
、発明の名称 力率トランスデユーサ ３、補正をする者 ５、　補正の対象 明細書の発明の詳細な説明の欄 ６６　　補正の内容 （１）明細書をつぎのとおり訂正する。 （２）

Claims (2)

【特許請求の範囲】
1. （１）被測定回路の二つの交流入力の位相差−に比例し
   たデユーティ比の矩形波電圧を出力する位相弁別回路、
   この位相弁別回路の出力を平滑して位相差φに比例した
   直流電圧を出力するフィルタ回路、このフィルタ回路の
   出力端に接続された第１のスイッチ回路、この第１のス
   イッチ回路の出力端に接続された第１のフィルタ回路、
   この第１のフィルタ回路の出力端に接続された第２のス
   イッチ回路、この第２のスイッチ回路の出力端に接続さ
   れた第２のフィルタ回路、及び基準電圧と前記第１のフ
   ィルタ回路の出力電圧と前記第２のフィルタ回路の出力
   電圧を所定比率で加減算する加減算回路を備え、前記第
   １のスイッチ回路及び第２のスイッチ回路を前記位相弁
   別回路の出力で断続するようにしたことを特徴とする力
   率トランスデユーサ。
2. （２）前記加減算回路は前記基準電圧と前記フィルタ回
   路の出力電圧と、前記第１のフィルタ回路の出力電圧と
   前記第２のフィルタ回路の出力電圧を所定比率で加減算
   するようにしたことを特徴とする特許請求の範囲第（１
   ）項記載の力率トランスデユーサ。