JPS5853006A - デ−タ信号分離回路 - Google Patents
デ−タ信号分離回路Info
- Publication number
- JPS5853006A JPS5853006A JP14939181A JP14939181A JPS5853006A JP S5853006 A JPS5853006 A JP S5853006A JP 14939181 A JP14939181 A JP 14939181A JP 14939181 A JP14939181 A JP 14939181A JP S5853006 A JPS5853006 A JP S5853006A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparator
- signal
- signals
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、データ信号゛、例えばＰＣＩコードが含まれ
九ビデイオ信号からＰｃＭデータを分離するデータ信４
分離回路に−するものである。
九ビデイオ信号からＰｃＭデータを分離するデータ信４
分離回路に−するものである。
この種の従来回路としては第１図のような比較器１を用
い九回路が使われてい危。すなわち比較器１の非反転入
力端に第２図（＠）Ｋ示されているようなビディオ信号
２を入力し、比較器１の反転入力端には基準信号５を入
力することにより、同図（ｂｌ Ｋ示されている工うな
デジタル信号４を復元してい比。
い九回路が使われてい危。すなわち比較器１の非反転入
力端に第２図（＠）Ｋ示されているようなビディオ信号
２を入力し、比較器１の反転入力端には基準信号５を入
力することにより、同図（ｂｌ Ｋ示されている工うな
デジタル信号４を復元してい比。
しかし、この従来回路においては、第２図（１）の信号
部分ＩＩＥ１のよう忙、何らかの原因でレベルが基準信
号３以下にな−）次場合には、その部分４１の信号が欠
落して復元される。このため、同図（ｅ） Ｋ示されて
いるような元信号５に対して。
部分ＩＩＥ１のよう忙、何らかの原因でレベルが基準信
号３以下にな−）次場合には、その部分４１の信号が欠
落して復元される。このため、同図（ｅ） Ｋ示されて
いるような元信号５に対して。
誤ったデジタル信号４が復元されるという欠点があ−）
７ｔ。
７ｔ。
本発明の目的は上記した従来技術の欠点をなくシ、正し
いデジタル信号が復元できるようにし九データ信号分離
回路を提供することＫある′晒本発明は第１の基準レベ
ルを有する第１０比較器、該第１の基準レベルより低い
第２の基準レベルを有する第２の比較器、および該第１
の比較器の出力とｌ＊！２の比較器の出力が入力する論
理演算回路を具備したデータ信号分離回路忙おいて、前
記第１の比較器の出力なｌζ前記第２の比較器の出力を
ＥＦ＆としたとき、前記論理演算回路の論理関数が Ａ３・（（Ａｈ＠Ｂｒｈ＋Ａル・Ｂル）＋Ａｓ−ｊ）又
１ｌｔＡ％＠（（Ａｎ＊Ｅ％＋Ａｎ＊Ｂｎ）＋Ｂｎ−１
３で与えられるようにし次点に特徴がある。
いデジタル信号が復元できるようにし九データ信号分離
回路を提供することＫある′晒本発明は第１の基準レベ
ルを有する第１０比較器、該第１の基準レベルより低い
第２の基準レベルを有する第２の比較器、および該第１
の比較器の出力とｌ＊！２の比較器の出力が入力する論
理演算回路を具備したデータ信号分離回路忙おいて、前
記第１の比較器の出力なｌζ前記第２の比較器の出力を
ＥＦ＆としたとき、前記論理演算回路の論理関数が Ａ３・（（Ａｈ＠Ｂｒｈ＋Ａル・Ｂル）＋Ａｓ−ｊ）又
１ｌｔＡ％＠（（Ａｎ＊Ｅ％＋Ａｎ＊Ｂｎ）＋Ｂｎ−１
３で与えられるようにし次点に特徴がある。
ｗ４ｓ図は本発明の一実施例であるデータ分離回路を示
し、第４図はＷＮ２図の主要部の信号パターンを示す。
し、第４図はＷＮ２図の主要部の信号パターンを示す。
ここに１本実施例はＰＣＭテープレコーダ等を念頭にお
いて説すするが、一般のデジタル信号を扱う装置に本実
施例な適用することができることは、以下の説明から明
らかであろう。
いて説すするが、一般のデジタル信号を扱う装置に本実
施例な適用することができることは、以下の説明から明
らかであろう。
第３図ｅｔｃおいて、１１．１２は比較器、１５．１４
は基準電圧源％１５は論理演算回路を示す。ｔた菖４図
において、（ｇ）は元信号５．（Ａ）の２は元信号５を
含むビデイ第４８号、 １５ｅＬ、１４αけそれぞれ
篇３図の基準電圧源ｆ５．１４によりて発生される基準
電位である。また、同図（Ｃ） ＋ ＜ｄ）はそれぞれ
比較器１１．１２の出力信号、同図（＃）は比較器１１
−２の出力信号ｅ、ｄの排他的論理和、ｒｉｊＪＷＪ（
１）は論理演算回路１５の出力信号であり復元され比信
号を示す。
は基準電圧源％１５は論理演算回路を示す。ｔた菖４図
において、（ｇ）は元信号５．（Ａ）の２は元信号５を
含むビデイ第４８号、 １５ｅＬ、１４αけそれぞれ
篇３図の基準電圧源ｆ５．１４によりて発生される基準
電位である。また、同図（Ｃ） ＋ ＜ｄ）はそれぞれ
比較器１１．１２の出力信号、同図（＃）は比較器１１
−２の出力信号ｅ、ｄの排他的論理和、ｒｉｊＪＷＪ（
１）は論理演算回路１５の出力信号であり復元され比信
号を示す。
次Ｋ、第３図の回路の動作を第４図を参照しながら説明
する。今、第５図の回路ｋ、第４図（α）の元信号５を
含むビディオ信号２が入力し九とする。そうすると、比
較器１１の反転入力端には高いレベルの第１の基準電位
１３１が印加されており、一方比較器１２０反転入力端
＃Ｃは低いレベルの第２の基準電位１４６が印加膚れて
いるので、比較器１１からは第４図（ｅ） Ｋ示されて
いるような波形の信号が出力され、一方比較器１２から
は同図（ｄ）に示されているような波形の信号が出力さ
れる。
する。今、第５図の回路ｋ、第４図（α）の元信号５を
含むビディオ信号２が入力し九とする。そうすると、比
較器１１の反転入力端には高いレベルの第１の基準電位
１３１が印加されており、一方比較器１２０反転入力端
＃Ｃは低いレベルの第２の基準電位１４６が印加膚れて
いるので、比較器１１からは第４図（ｅ） Ｋ示されて
いるような波形の信号が出力され、一方比較器１２から
は同図（ｄ）に示されているような波形の信号が出力さ
れる。
比較器１１からの出力信号Ｏと比較＠１２からの出力信
号ｄは論理演算回路１ｓに入力される。論理演算回路１
５の一具体例を第５図に示す。
号ｄは論理演算回路１ｓに入力される。論理演算回路１
５の一具体例を第５図に示す。
第５１忙おいて、２０は排他的ＯＲ回路、２１は信号を
クロックに同期して１ビット分遅延する週。
クロックに同期して１ビット分遅延する週。
駕回路、２２はインバータ、２ｊｌＦｉＡＮＩ）回路、
２４はＯＲ回路を示し、これらは図示のようＫＩＲされ
ている。今、第５図の排他的ＯＲ回路２０Ｃ）入力端に
、第４図の（０＞ ＃ （ＩＬ）と同じ波形である第６
図の（４）、（８）の波形の信号が入力したとすると、
第５図の回路の各部分の信号Ｃ，Ｄ、Ｅ、Ｆ ｉｊ第６
図のより Ｋ ナル＊ ＯＲ回路２４ノ出力Ｆけ、９４
図＜ａ）と第６図（ト）を比べれば明らかなように元の
デジタル信号を欠落なく復元したものとなりている。
２４はＯＲ回路を示し、これらは図示のようＫＩＲされ
ている。今、第５図の排他的ＯＲ回路２０Ｃ）入力端に
、第４図の（０＞ ＃ （ＩＬ）と同じ波形である第６
図の（４）、（８）の波形の信号が入力したとすると、
第５図の回路の各部分の信号Ｃ，Ｄ、Ｅ、Ｆ ｉｊ第６
図のより Ｋ ナル＊ ＯＲ回路２４ノ出力Ｆけ、９４
図＜ａ）と第６図（ト）を比べれば明らかなように元の
デジタル信号を欠落なく復元したものとなりている。
第５図の回路を論理関数で表わすと以下のようｋなる。
論理演算回路１５０入力信号なＡｈ、Ｅｎとしたとき、
ＡｈとＢ路の排他的論理和ＡルーＥ＃＆＋ Ａｈ・Ｂル が作られ、次に該排他的論理和とＡｎを１ビット分遅延
して反転した信号Ａｎ−＊との論理積が作られる。すな
わち、前記排他的論理和をＣｎとおくと。
ＡｈとＢ路の排他的論理和ＡルーＥ＃＆＋ Ａｈ・Ｂル が作られ、次に該排他的論理和とＡｎを１ビット分遅延
して反転した信号Ａｎ−＊との論理積が作られる。すな
わち、前記排他的論理和をＣｎとおくと。
Ｃｓ＋Ａｎ−ｓ
が作られる。次いで、この値とＡｎとの論理和Ａｈ−（
Ｃル＋Ａルーｌ） が作られる。したがりて、第５図の回路の論理関数は １％１１（Ｃル十Ａルーｌ） となる。
Ｃル＋Ａルーｌ） が作られる。したがりて、第５図の回路の論理関数は １％１１（Ｃル十Ａルーｌ） となる。
なお、論理演算回路１５は上記の論理関数を満すものに
限定されず１次の論理関数を満す回路でも前記の実施例
と同様の効果を得ることができる。
限定されず１次の論理関数を満す回路でも前記の実施例
と同様の効果を得ることができる。
ナル・（Ｃル＋Ｂｎ−ｓ）
以上のように本発明によれば、送られて（る信号のル象
が悪く１元のデジタル信号を復元することが癲しい場合
でも、正しいデジタル信号に復元することができるとｉ
う大きな効果がある。また１本発明をＰＣＭテープレコ
ーダに用いるとその性能を大きく向上させることができ
る
が悪く１元のデジタル信号を復元することが癲しい場合
でも、正しいデジタル信号に復元することができるとｉ
う大きな効果がある。また１本発明をＰＣＭテープレコ
ーダに用いるとその性能を大きく向上させることができ
る
第１図は従来のデータ信号分離回路の回路図第２図は第
１図の各部の信号の波形図、第Ｓ図は本発明の一実施例
の回路図、第４図は＃！５図の主要部の信号の波形図、
第５図は論理演算回路の一具体例を示す回路図、第６図
は第５図の要部の信号の波形図を示す。 １１，１２・・・比較１３ １ｓ、１ａ・・・基準電
源。 １５・・・論理演算回路。 ｆｗＪ ↓ ′ｆ ２ 図 才、５ ＷＪ しＬ尺 才４ 図 （ｆ）
１図の各部の信号の波形図、第Ｓ図は本発明の一実施例
の回路図、第４図は＃！５図の主要部の信号の波形図、
第５図は論理演算回路の一具体例を示す回路図、第６図
は第５図の要部の信号の波形図を示す。 １１，１２・・・比較１３ １ｓ、１ａ・・・基準電
源。 １５・・・論理演算回路。 ｆｗＪ ↓ ′ｆ ２ 図 才、５ ＷＪ しＬ尺 才４ 図 （ｆ）
Claims (1)
- （１）第１の基準レベルを有する第１の比較器。 該第１の基準レベルより低い第２の基準レベルを有する
第２の比較器、および該第１の比較器の出力と該第２の
比較器の出力が入力する論理演算回路を具備し、前記第
１の比較器の出力をＡル、前記第２の比較器の出力をＢ
ルとしたとき、前記論理演算回路の論理関数がＡｓ ＊
（（Ａｓ ＊Ｂｎ＋Ａｈ ＊Ｂｎ）＋Ａｎ−１）又は
Ａｎ−（（ｌル・Ｂ外生Ａル・Ｂル）十Ｂルー１）で与
えられたことを特徴とすゐデータ信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14939181A JPS5853006A (ja) | 1981-09-24 | 1981-09-24 | デ−タ信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14939181A JPS5853006A (ja) | 1981-09-24 | 1981-09-24 | デ−タ信号分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5853006A true JPS5853006A (ja) | 1983-03-29 |
Family
ID=15474094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14939181A Pending JPS5853006A (ja) | 1981-09-24 | 1981-09-24 | デ−タ信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853006A (ja) |
-
1981
- 1981-09-24 JP JP14939181A patent/JPS5853006A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6253088B2 (ja) | ||
| JPS5853006A (ja) | デ−タ信号分離回路 | |
| KR900008364B1 (ko) | 신호 처리 회로 | |
| US4438487A (en) | Digital phase-shifting circuit | |
| JPS5895447A (ja) | クロツク再生回路 | |
| JPS5990431A (ja) | デジタル信号中の変化を抑圧するためのデジタル回路 | |
| JPH0681050B2 (ja) | 並列形ａｄ変換器 | |
| JPH04207216A (ja) | 非重複２相クロック発生回路 | |
| JPS59110207A (ja) | 波形発生回路 | |
| JPH01115213A (ja) | ノイズ除去回路 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JPS58137328A (ja) | 入力回路 | |
| JPS59219A (ja) | デイジタル・トリガ回路 | |
| JP2609303B2 (ja) | デジタルテレテキスト信号用データスライス回路 | |
| JPS6124853B2 (ja) | ||
| SU1179318A1 (ru) | Устройство дл округлени числа | |
| JP2544679B2 (ja) | ３値パルス分離回路 | |
| JPS6281814A (ja) | Ａ／ｄ変換回路 | |
| JPS639687B2 (ja) | ||
| JPS63117505A (ja) | アナログ信号の雑音除去装置 | |
| JPS6014534B2 (ja) | オフセット補償方法及び回路 | |
| JPH0851555A (ja) | ディジタル垂直同期信号分離回路 | |
| JPH01126821A (ja) | ディジタル式三角波発生回路 | |
| JPH11337669A (ja) | 時間計測回路 | |
| JPH04158619A (ja) | 入力回路 |