JPS5853128A - リレ−ドライブ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はリレードライブ回路に関する。

一般にリレーを動作させ石にあえ）、リレードライブ回
路が用いられている。第３図（イ）は従来のこの種のリ
レードライブ回路を示すもので、トランジスタＴ、’　
、　Ｔ、’の直列回路とトランジスタＴ、’　、　Ｔ４
’の直列回路の間にリレーコイルＡが挿入され、かつト
ランジスタＴ、′のベースに（ロ）図に示す如キハルス
、Ｊが加えられるとリレーコイルＡ′に矢印方向の電流
工が流れ、リレーコイルＸが励磁され、接点ａが閉成さ
れるように構成されておシ、また、トランジスタ、Ｉの
ペースにパルスＶ、を加えることによって接点ａを開成
するように構成されている。

しかして、従来においては１つのラッチングリレーを駆
動するのに上記の如く構成された１つのリレードライブ
回路を必要としていた。このため、２つ以上のラッチン
グリレーを駆動するには２つ以上のリレードライブ回路
が必要となシ、駆動すべきリレー個数が多い場合、個々
にリレードライブ囲路を設けなければならず、焼雑さ、
コスト高等を招来する欠点があった。

本発明は上記の点に鑑み提案されたもので、２つ以上の
１巻線ラッチングリレーを駆動する場合、リレードライ
ブ回路を共通にして１つのリレードライブ回路で駆動し
得るようにし九リレードライブ回路を提供することを目
的とするものである。

以下、図面に沿って本発明の詳細な説明する。

第１図は本発明の実施例を示すものて、ＭＰＭ型の第１
のトランジスタＴ□のコレクタには電圧ｖ０゜が加えら
れておシ、かつこのトランジスターのエミッタ側には第
２．第３のＭＰＭ型トランジスタ！８゜Ｔ、が直列的に
接続され、これら第１〜第３のトランジスタＴ１〜Ｔ、
によシ第１の直列回路が構成されている。なお、第３の
トランジスタ！、０エミッタは接地されている。そして
、この第１の直列回路には同様に接続構成された第４〜
第６のトランジスタＴ４〜Ｔ、からなる第２の直列回路
が並列に接続されている。しかして、第１のトランジス
タＴ、と絹４のトランジスタＴ、のエミッタ間には第１
のリレーコイルム１が挿入され、かつこのリレーコイル
Ａ、に対しそれぞれ逆向きをなすトランジスタ保護用の
ツェナダイオードＺＤ、　、　ＺＤ、が並列に接続され
ていると共に、第２．第５のトランジスタＴ、。

Ｔ、のエミッタ間にも同様に第２のリレーコイルム、。

ツェナダイオードＺＤ、　、　ＺＤ４が接続されている
。

マえ、第１のトランジスタＴ１のベースにはバイアス抵
抗ｒ、を介しパルス電圧Ｖ、が加えられるが、この電圧
ｖ１は同時に第６のトランジスタＴ、のベースにも抵抗
ｒ、を介し加えられるように接続され、かつ第３のトラ
ンジスタＴ、および第４のトランジスタ〒４のベースに
も各々抵抗ｒ１　ｅ　ｒ４を介し電圧Ｖ、が加えられる
ように接続されている。

次に第２図を参照しつつ本発明の詳細な説明する。

まず、リレーコイルＡ、によシ動作する接点ａ８をセッ
トさせるためには電流工、をｖｏ。→トランジスタＴｌ
→リレーコイルム、→トランジスタＴ、→トランジスタ
丁、→ＧＮＤへ流す必要がある。したがって、（イ）図
に示すように、トランジスタＴ１およびトランジスタＴ
、　、　？、のベースに同時にリレーコイルＡＩの励磁
により接点ａ、がセットするのに十分なパルスｖｌ　ｙ
　ｖｌを加えれば良い。しかして、ｖｌはトランジスタ
テ１．Ｔ、のベースに、またｖｌはトランジスタＴ。

のベースに印加されるので、トランジスタＴＩ、　Ｔ、
　。

Ｔ、はオフからオンにスイッチングされ、よって上記の
電流経路が得られ接点ＩＬ１はセットされる。

また、リレーのリレーコイルム、によシ動作する接点ａ
８をセットするために電流工、をマ００→トランジスタ
Ｔ、→トランジスタテ、→リレーコイルム、→トランジ
スタＴ、→ＧＮＤの電流経路で流す必要がある。

そのため、トランジスタＴ１．！、に同時にリレーが動
作するのに十分なパルスｖ１　ｅ　ｖＩを加えれば真い
。

しかして、Ｖｌａ）ランジスタテ１．テ、のぺ＝スに、
■、はトランジスタＴ２のベースに印加されるので、ト
ランジスタ”１　＋　Ｔａ　＃　”＠がオフからオンに
スイッチングされ、これによシ上記の電流経路が得られ
接点ａ、がセットされる。

一方、接点ａ、をリセットするために電流Ｉ、を一→ト
ランジスタＴ４→トランジスタ！、→リレーコイルム、
→トランジスタＴ、→ＧＭＤ　Ｏ経路に流す必要がある
。そのためには、（ロ）図に示すように、トランジスタ
？、　、　Ｔ、　、　？、にリレーが動作するのに十分
なパルスｖ、　Ｉ　ｖｌを加えれば良い。しかしてｓ　
ｖｍはトランジスタＴ４　＃　Ｔａのベースに、ｖｌは
トランジスタ！、のベースに印加されるので、トランジ
スタＴ３゜τ、＃テ、がオフからオンにスイッチングさ
れ、よって上記の電流経路が得られ接点ａ、はりセット
される。

次に接点ａｌをリセットするためには電流１ｍをＶＧＩ
ＩＩ→トランジスタＴ４→リレーコイルＡ、→トランジ
スタＴ、→トランジスタＴ、−〇ＭＤの経路で流す必要
がある。そのためにはトランジスタＴ、　、　Ｔ、　、
　Ｔ、にリレーが動作するのに十分なパルスＶｓ、　Ｖ
、を同時に印加する必要がある。しかして、ｖ８はトラ
ンジスタ？、　、　Ｔ、のベースに、またＶ、はトラン
ジスタＴ、のベースにそれぞれ印加されるので、トラン
ジスタＴ１．！、、Ｔ４がオフからオンにスイッチング
され、これによって上記の電流経路が得られ接点ＩＬＩ
はリセットされる。

以上の通シ本発明によれば、第１〜第３のトランジスタ
群からなる第１の直列回路と第４〜第６のトランジスタ
群からなる第２の直列回路との間にそれぞれリレーコイ
ルを挿入するようにし、各トランジスタのベースに所定
のパルスを加えると、とによシ各リレーコイルによって
動作する接点を開閉するようにしたから、上記構成のリ
レードライブ回路によって複数個の１巻線ラッチングリ
レーを駆動することができる利点がある。

したがって、多数の１巻線ラッチングリレーを駆動する
場合、従来においては、第３図に示す如きトランジスタ
を含んでなる回路をラッチングリレーの数だけ個々的に
用意しなければならず、全体としてのトランジスタ数も
非常に多く要したが、本発明によればトランジスタ数も
従来例に比べ削減し得え経済的である利点もある。

【図面の簡単な説明】

第１図は本発明のリレードライブ回路、第２図（イ）、
（ロ）は同上の動作説明図、第３図は従来のリレードラ
イブ回路である。 Ｔ、〜Ｔ、・・・第１〜第６のトランジスタ、ム１．ム
、・・・第１．第２のリレーコイル 特許出願人 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 第１ないし第３のトランジスタを直列的に接続すると共
   に、第４ないし第６のトランジスタを直列的に接続し、
   かつ前記第１．第６のトランジスタのベースを共通に接
   続すると共に、前記第４゜第３のトランジスタのペース
   を共通に＊！！！　Ｌ、前記第１．第４のトランジスタ
   のコレクタには電圧が加えられると共に前記第３．第６
   のトランジスタのエミッタは接続され、前記第１．第４
   のトランジスタのエミッタ間に第１のリレーコイルを挿
   入し、かつ前記第２．第５のトランジスタのエミッタ間
   に第２のリレーコイルを挿入してな、るリレードライブ
   回路。