JPS5853551B2 - キジユンシンゴウケイセイカイロ - Google Patents

Description

【発明の詳細な説明】 本発明は磁気記録再生装置の再生信号の如く、時間軸誤
差を有する情報信号（合成情報信号）のその時間軸誤差
を補正するようにした時間軸誤差補正装置に適用して好
適な基準信号形成回路に関する。

従来情報信号及び同期信号より戒り時間軸誤差を有する
合成情報信号（例えば合成カラー映像信号）をサンプリ
ング回路に供給してこの合成情報信号の時間軸誤差に応
じた書込みクロックパルスを用いて標本化し、この標本
化された合成情報信号を複数の記憶ユニットより成る記
憶装置の各記憶ユニットに順次切換供給して書込みクロ
ックパルスを用いて書込んで記憶せしめ、この記憶装置
の記憶ユニットに記憶されている記憶内容を読出しクロ
ックパルスを用いて順次読出して時間軸誤差の補正され
た合成情報信号を得るようにした時間軸誤差補正装置が
提案されている。

ところで、上述の時間軸誤差に応じた書込みクロックパ
ルスは、合成情報信号が合成カラー映像信号である場合
には、バースト信号（色同期信号）を利用し、これに水
平同期信号を併用することにより作ることができる。

又、記憶装置は上述したように複数の記憶ユニットから
成っており、合成カラー映像信号を２等記憶ユニットに
順次ラインを単位として、即ち１，２，３・・・・・・
ライン毎に書込んで記憶せしめるので、書込みクロック
パルスから水平同期信号に対し所定位相関係、例えば同
位相のパルスを抽出してこれを基準パルス（零番地信号
）とし、この基準パルスに基づいて合成カラー映像信号
の記憶装置への書込み、記憶及び読出しの開始時点を規
整する必要がある。

さて、その合成カラー映像信号に時間軸誤差が有るため
、水平同期信号、バースト信号及び書込みクロックパル
スも当然時間軸誤差を有することになるが、このため之
等信号間の位相が常に変化し、この位相の変化に拘わら
ず正確に基準パルスを形成することが困難となる。

即ち、記憶ユニットよりの信号読出しスタートタイミン
グは、ジッターを含まない同期信号及びバースト信号よ
り作っているので、いつでも一定となっている。

従って、もし書込み時に記憶ユニットへの信号書込みス
タートタイミングが一定でなく、時々１クロック分ずれ
ると、結果として１クロック分スタートパルスがずれた
ラインは、再生画面上の対応する走査ラインの画像が１
クロック分だけ横にずれてしまう。

斯る点に鑑み本発明は、時間軸誤差を有する合成情報信
号中の周波数ｆ１の第１の同期信号と周波数ｆ２（但し
ｆ２＝αｆ０．α〉■）の第２の同期信号とを基にして
作った周波数ｆ３（但しｆ３＝Ｎｆ２、但しＮ＝１．２
，３．・・・・・・）のクロック信号中から上記第１の
同期信号に対し所定位相関係を有する信号部分を抽出し
て基準信号を形成する基準信号形成回路において、基準
信号を合成情報信号の時間軸誤差に拘わらず正確に形成
することのできるものを提案せんとするものである。

本発明は、時間誤差を有する合成情報信号中の周波数ｆ
１の第１の同期信号と周波数ｆ２（但しｆ２αｆ１．α
〉１）の第２の同期信号とを基にして作った周波数ｆ３
（但しｆ３＝Ｎｆ２．Ｎ−１，２゜３、・・・・・・）
のクロック信号列の中から第１の同期信号に対し固定さ
れた位相関係を有するクロック信号部分を抽出して基準
信号を形成する基準信号形成回路において、第１の同期
信号の供給される可変遅延回路と、この可変遅延回路の
出力とクロック信号に同期した矩形波信号とを供給して
、その間の位相差を判別しその判別出力にて可変遅延回
路の遅延量を制御する位相差判別回路とを有し、可変遅
延回路の出力たる遅延された第１の同期信号の、クロッ
ク信号に同期した矩形波信号の特定の１波に対する位相
差に応じて可変遅延回路の遅延量を周期的に一定量可変
せしめると共に、遅延された第１の同期信号に対し固定
された位相関係を有するクロック信号部分を抽出して基
準信号を形成するようにするものである。

先ず、以下に第１図を参照して、本発明を適用し得る時
間軸誤差補正装置の一例を説明する。

本例は回転磁気ヘッド装置を有する磁気録画再生装置の
回転磁気ヘッド装置より再生された再生信号、即ち被変
調合成カラー映像信号を復調して、元の合成カラー映像
信号を得、この合成カラー映像信号の時間軸誤差の補正
を行なうようにした場合である。

Ｔは磁気テープで、回転磁気ヘッド装置のテープ案内ド
ラムに斜めに例えば略１８０°の巻付は角を以って巻付
く如く案内走行せしめられる。

１は１８０°の角度割を以って配された一対の回転磁気
ヘッド（図においては１個の磁気ヘッドにて示す）で、
この場合再生ヘッドとして動作している。

この磁気ヘッドＨよりの再生信号は高周波増巾器２に供
給されて増巾された後、復調器３に供給されて復調され
、その出力側に合成カラー映像信号が得られる。

尚、磁気ヘッドより再生された再生信号は、本例では輝
度信号の周波数変調されたものと、搬送色信号の低域変
換されたものとの混合出力であるので、この復調器３で
は、被周波数変調輝度信号を周波数復調するとともに低
域変換された搬送色信号を元の搬送色信号に再変換し、
２等両信号を混合して周波数インターリーブ関係を有す
る元の合成カラー映像信号を得るようにしている。

この得られた合成カラー映像信号は、バッファ増巾器４
を通じてサンプルホールド回路５に供給されて標本化さ
れてホールドされ、その出力がバッファ増巾器６に供給
される。

増巾器６より増巾器４へ直流帰還が掛けられていて、増
巾器６より直流再生された標本化合成カラー映像信号が
得られるようになされている。

そしてこの増巾器６の出力をＡ−Ｄ変換器７を通じて主
記憶装置８に供給して書込むようにしている。

サンプルホールド回路５には、記憶装置８に供給するた
めの復調器３より得られた合成カラー映像信号の時間軸
変動に応じて変動する書込みクロックパルスが、サンプ
リングパルスとして供給される。

１５はこの書込みクロックパルスを発生する回路で、こ
のクロックパルスの周波数は水平周波数１５．７５ｋＨ
ｚと周波数インターリーブ関係を有するように、略水平
周波数の７の奇数倍に選ばれる。

更に、合成カラー映像信号の時間軸誤差をそのバースト
信号の時間軸誤差として検出しているので、このクロッ
クパルスの周波数は色副搬送波周波数３．５８ ＭＨｚ
の整数倍に選ばれる。

そこで、２等条件を満足するようにこの書込みクロック
パルスの周波数を本例では１０．７４ ＭＨｚ（−３，
５８Ｍ Ｈｚ Ｘ ３ ：１５−７５ ｋ Ｈｚｘ２
Ｘ １３６５）に選定する。

増巾器４よりの合成カラー映像信号が、バースト分離回
路１３及び同期分離回路１４に供給されて夫々バースト
信号及び水平・垂直同期信号が分離され、これら信号が
書込みクロックパルス発生回路１５に供給され、ここで
これら信号に基づいて上述の如き書込みクロックパルス
が形成されるようになされている。

コノ書込みクロックパルスは、その上の周波数のパルス
が１水平周期毎に得られるバースト信号毎にその始めの
部分と位相が一致するように位相補正せしめられ、且つ
次のバースト信号が到来するまでの間は上述の周波数１
０．７４ ＭＨｚに保たれる如きパルスである。

そして、この書込みクロックパルスがサンプルホールド
回路５、Ａ−Ｄ変換器７及び主記憶装置８に供給される
。

上述のＡ−Ｄ変換器７は、増巾器６の出力たる標本化さ
れた合成カラー映像信号を例えば８ビツトの２進符号化
信号に変換する回路である。

主記憶装置８は複数組（３組以上が望ましい）、本例で
は４組の記憶ユニット２６〜２９から成り、Ａ−Ｄ変換
器７よりの出力が２等記憶ユニット２６〜２９に切換供
給されて上述の書込みクロックパルスを用いて書込まれ
て記憶されると共に、書込みクロックパルスと同じ周波
数で、その時間軸変動を考慮して作られた読出しクロッ
クパルスを用いてその記憶内容が読出されるようになさ
れている。

各記憶ユニット２６〜２９は８ビツトの２進符号化され
た標本化合成カラー映像信号を、水平ブランキング区間
の一部（全部も可）を除いて、ラインを単位として記憶
する。

即ち、例えば第２図に示す如く、合成カラー映像信号の
水平ブランキング区間ＢＨｈの内、水平同期信号ｓｈの
一時点（（、／、 ｔ１′）からバックポーチの一時点
ｔ２（ｔ２′、ｔ２′）間のα時間（例えば４μｓ）を
除いた区間の（ＩＨ−”α）時間分がラインを単位とし
て各記憶ユニット２６〜２９に記憶される。

尚、第２図においてＳｅは映像信号、Ｓｂはバースト信
号である。

各記憶ユニット２６〜２９は、シフトレジスタ、ランダ
ムアクセスメモリ、等のデジタルメモリあるいはコンデ
ンサメモリ、ＣＣＤ、ＢＢＤ等のアナログメモリ（この
場合はＡ−Ｄ変換器７は不要）が可能である。

第３図に之等各記憶ユニット２６〜２９に対する書込み
及び読出しの状態を示し、各時間区間Ｉ。

■、・・・・・・、■に於て図示の如く順次書込みＷＲ
及び読出しＲＤが行なわれ、各記憶ユニット２６〜２９
の一組に対し標本化された合成カラー映像信号の１ライ
ンのうちのＩＨ〜α分が書込み記憶せしめられる。

例えば記憶ユニット２６に書込みが行なわれている場合
、同時に記憶ユニット２８より読出しが行なわれる如く
、各記憶ユニット２６〜２９において循還的に１つ置き
の各記憶ユニットが同時に一方は書込み状態に、他方は
読出し状態となるようになされている。

この主記憶装置８では、ライン毎に於ける回転磁気ヘッ
ド１よりの再生信号にドロップアウトがある場合は、一
旦ある記憶ユニットに書込み記憶されたそのラインの標
本化合成カラー映像信号を他のラインの標本化合成カラ
ー映像信号と入替えるようにしているが、これは後に述
べる。

標本化合成カラー映像信号の１ラインのＩＨ分を各記憶
ユニット２６〜２９に書込み記憶する場合は、上述の書
込みクロックパルスの周波数１０、７４ ＭＨｚでは、
６８２．５番地分（実際にはあるラインで６８２番地分
、次のラインで６８３番地分）記憶しなければならない
が、本例では１ラインのうちＩＨ−α（α−４μｓ）分
を書込み記憶するので、各記憶ユニット２６〜２９ニ６
４０番地分書込み記憶すれば良く、時間αの間は書込み
を停止する。

１８は主記憶装置８に対する書込みクロックパルス及び
読出しクロックパルスの供給、各記憶ユニット２６〜２
９の書込み及び読出しのための選択並びにドロップアウ
トがある場合に書込まれた内容の入替の制御等を行なう
ための制御回路である。

そしてこの制御回路１８の出力が駆動回路１７に供給さ
れることにより、主記憶装置８が上述の如く制御される
。

１６は書込みクロックパルス発生回路１５及び同期分離
回路１４の各出力を供給して、合成カラー映像信号と特
定の位相関係を持つ書込みクロックパルスの一つのパル
スを抽出して、これを書込みスタートパルスとして制御
回路１８に供給するパルス抽出回路である。

２０は読出しクロックパルス発生回路で、同期信号発生
回路（他の基準となる同期信号発生回路により制御され
、水平及び垂直同期信号、局部副搬送波信号、主記憶装
置８に於ける読出し開始時点を決める読出しスタートパ
ルス等を発生する回路）２１よりの局部副搬送波信号が
供給されると共に、合成カラー映像信号のバースト信号
によって検知されたその時間軸誤差に基づくベロシティ
−エラー信号（後述するベロシティ−エラー記憶装置２
４よりの出力）が供給されて、１０．７４ＭＨｚの読出
しクロックパルスを発生する回路である。

２３は書込みクロックパルス発生回路１５よりＩＨ毎に
検出されたベロシティ−エラー信号を１ラインのうちの
ＩＨ−α時間ホールドするベロシティ−エラーホールド
回路で、この回路２３の出力及び制御回路１８よりの出
力がベロシティ−エラー記憶装置２４に供給される。

ベロシティ−エラー記憶装置２４は、主記憶装置８の記
憶ユニットの組数に応じて、夫々対応する４組のアナロ
グ記憶ユニット（例えばコンデンサメモリ）を有し、夫
々対応する記憶ユニット２６〜２９の記憶内容に於ける
ベロシティ−エラーを記憶し、その記憶出力が上述した
ように読出しクロックパルス発生回路２０に供給される
。

そして主記憶装置８のある記憶ユニットが読出されてい
るとき、その記憶ユニットに対応するこの記憶装置２４
の記憶ユニットを同時に読出し、そのベロシティ−エラ
ー信号を読出しクロックパルス発生回路２０に供給して
、回路２０に於てそのエラー信号に応じて１０．７４
ＭＨｚのクロック信号を位相変調して読出しクロックパ
ルスを作り、それを制御回路１８に供給するようにして
いる。

この場合ｌラインに於けるウィンドウ（時間軸変動補正
範囲）は第３図より解るように１Ｈ＋αとなる。

１２は回転磁気ヘッド１よりの再生信号中にドロップア
ウトがあるか否かを合成カラー映像信号の１ライン毎に
検出してデジタル信号として出力するドロップアウト検
出装置である。

１９はドロップアウト記憶装置で、これは主記憶装置８
の記憶ユニットの組数に応じて、夫々対応する４組の記
憶ユニットを有し、２等記憶ユニットに於てその主記憶
装置８の各記憶ユニットの記憶内容にドロップアウトが
あるか否かを記憶するもので、これに上述のドロップア
ウト検出回路１２の検出出力及び制御回路１８の制御出
力が供給され、この記憶装置１９の出力が制御回路１８
に供給されるようになされている。

そして、制御回路１８では、主記憶装置８の記憶ユニッ
トに書込まれたあるラインの標本化合成カラー映像信号
にドロップアウトがある場合には、読出しに先立って他
の記憶ユニットに於けるドロップアウトが無く信号内容
の近似した他のラインの標本化合成カラー映像信号に入
替書込みを行なっておき、読出し時においては、ドロッ
プアウトの無い信号を主記憶装置８の各記憶ユニットよ
り読出し得るようにしている。

さて、主記憶装置８の読出し出力はバッファ記憶装置９
に供給される。

このバッファ記憶装置９は、Ｄ−Ａ変換器１０に供給す
るタイミングを制御するためのもので、８ビツトの１番
地メモリから成っている。

このバッファ記憶装置９よりの出力はＤ−Ａ変換器１０
に供給されて標本化されたアナログ信号に変換される。

尚、バッファ記憶装置９及びＤ −Ａ変換器１０は共に
読出しクロックパルス発生回路２０よりの読出しクロッ
クパルスによって制御される。

そして、Ｄ−Ａ変換器１０の出力がプロセッサ１１に供
給されることにより、合成カラー映像信号の１ライン毎
の、主記憶装置８に書込み記憶されなかった信号欠落部
分が、同期信号発生回路２１よりの水平及び垂直同期信
号並びにバースト信号によって補填される。

かくして、出力端子２２には、時間軸誤差の補正された
合成カラー映像信号が得られる。

さて、上述のパルス抽出回路１６に、本発明による基準
信号形成回路を適用するもので、その一実施例を以ｆに
説明するが、先ず第４図を参照して書込みクロックパル
ス発生回路の一具体例を説明し、然る後第５図を参照し
て、本発明を適用したパルス抽出回路１６の具体例に゛
ついて説明する。

第４図に於て、３１が第１図の同期分離回路１４より得
られた水平同期信号の供給される入力端子であり、３２
が第１図のバースト分離回路１３より得られたバースト
信号の供給される入力端子である。

そして書込みクロックパルスとして、周波数がＮｆ２（
但し、Ｎ＝１，２，３．・・・・・・で、本例ではＮ−
３）の周波数信号Ａｓ１ｎ （ωｔ＋φ）（但し、Ａは
定数、ωは角周波数、φは位相）を使用し、時間軸誤差
を有する合成カラー映像信号のその時間軸誤差に応じて
そのω及びφが可変せしめられる。

３３はこの書込みクロックパルスの得られる出力端子で
ある。

磁気テープより再生された合成カラー映像信号の時間軸
誤差は、磁気テープの伸び縮み、テープ案内ドラムの変
形、磁気テープの走行速度のむら（ワウ、フラッタ）等
による見掛上の水子周波数の変動に起因する時間軸誤差
の変動速度の比較的遅いものと、磁気テープの振動等に
よる時間軸誤差の変動速度の比較的速いもの（変動位相
量はジッタ周波数の逆数に比例する）とがあり、そこで
、前者をＡＰＣ回路（自動周波数制御回路）３４を用い
てωを制御するようになし、後者をＡＰＣ回路（自動位
相制御回路）３５を用いてφを制御するようにする。

ＡＦＣ回路３４について先ず説明する。

３６は発振周波数がＮｆ２（−３Ｘ ３．５８ＭＨ２＝
１０．７４ＭＨｚ）の可変発振器である。

３Ｔは可変発振器３６の発振出力の一部が供給される分
周比、ワ■ （−３Ｘ４５６／２）の第１の分周器（カウンタ）であ
る。

３８はこの第１の分周器３７の分周出力、即ち周波数ｆ
１の信号と、入力端子３１に供給された第１の同期信号
たる水平同期信号の必要に応じて遅延回路３９を通じて
移相（遅相）せしめたものとを供給して位相比較し、そ
の比較出力にて可変発振器３６の発振周波数を制御する
第１の位相比較器である。

本例では更に、入力端子３１よりの水平同期信号の立上
り位置が大きくずれたときは、第１の分周器たるカウン
タ３１をリセットしてＡＦＣを解除するようにしている
もので、このため、入力端子３１よりの水平同期信号を
夫々供給して所定の上限及び下限カウンタ数と比較する
比較器４０及び４１と、その水平同期信号がその範囲を
逸脱したとき出力信号を発生するウィンド信号発生回路
４２と、その水平同期信号にてトリガしてパルス信号を
発生する単安定マルチバイブレーク４３と、ウィンド信
号発生回路４２から出力信号が発生したとき、単安定マ
ルチバイブレータ４３よりのパルス信号をリセット信号
として第１の分周器３７に供給してこれをリセットする
ゲート回路４４とより成るＡＦＣ解除回路４５を設けて
いる。

次にＡＰＣ回路３５について説明する。

４７は可変発振器３６の発振出力の一部が供給される可
変移相器である。

４８は可変移相器４Ｔの出力の１ 一部が供給される分周比、（＝、）の第２の分局器であ
る。

４９はこの第２の分周器４８の分周出力及び第２の同期
信号、即ちバースト信号を供給して位相比較しその比較
出力にて可変移相器４７の移相量を制御する第２の位相
比較器である。

そして、この可変移相器４Ｔより合成情報信号、即ち合
成カラー映像信号の時間軸誤差に追従した書込みクロッ
クパルスを出力端子３３に得るものである。

そして第２の分周器４８より出力端子５１に時間軸誤差
を有する色副搬送波信号を得るようにしている。

本例では、更に、第２の位相比較器４９の出力をベロシ
ティ−エラー信号として出力端子５２に得、これを第１
図のベロシティ−エラーホールド回路２３に供給するよ
うにしている。

この出力端子３３より得られる書込みクロックパルスは
、合成情報信号としての合成カラー映像信号の時間軸誤
差に十分良く追従したものとなる。

次に第５図のパルス抽出回路について説明する。

５４は第１図の同期分離回路１４より得られた水平同期
信号の供給される入力端子、５５は水平同期信号に同期
しその２倍の周期の制御信号の供給される入力端子、５
６は第４の出力端子５１より得られた色副搬送波信号の
供給される入力端子、５７は第４図の出力端子３３から
得られた書込みクロックパルスの供給される入力端子で
ある。

６２は水平同期信号の供給される可変遅延回路で、２段
の可変遅延回路Ｍ１． Ｍ２から成り、夫々単安定マル
チバイブレークにて構成されている。

遅延回路Ｍ１は入力端子５５に供給される制御信号によ
って、■水平周期毎にその遅延量が１μｓ及びＩμＳ＋
１４０ｎＳと遅延量差１４０ｎＳを以って可変せしめら
れる。

この遅延回路Ｍ１は、バースト信号の位相が１水平周期
毎に反転しているため、水平同期信号とバースト信号（
色副搬送波信号）との位相差を各水平周期に於て揃うよ
うぜんがために設けられたもので、バースト信号の半周
期が略１４０ｎＳとなる。

又、遅延回路Ｍ２は後述する位相差判別回路６０の判別
出力によってその遅延量が７μｓ及び７μＳ−）−７０
ｎＳと遅延量差７０ｎＳを以って可変せしめられる。

この７０ｎＳは、バースト信号の圭周期に略相当する。

又、この可変遅延回路６２全体の固定遅延量は８μｓと
なるが、これは水平同期信号の前縁からバースト信号の
最終部分に至る時間幅に略相当する。

６０は可変遅延回路６２の出力と入力端子５６に供給さ
れる色副搬送波信号とを供給してその間の位相差を判別
しその判別出力にて可変遅延回路６２の遅延量を制御す
る位相差判別回路である。

この位相差判別回路６０は、ＪＫフリップフロップ回路
Ｆ１．Ｆ２、ナンド回路Ｎ１． Ｎ２． Ｎ３． Ｎ４
から構成されている。

フリップフロップ回路Ｆ７、Ｆ２に遅延回路Ｍ２の出力
が供給され、入力端子５６に供給された色副搬送波信号
がエクスクル−刀オア回路ＥＲ□、ＥＲ２に供給されて
互いに逆相の色副搬送波信号が之等より得られ、夫々フ
リップフロップ回路Ｆ１．Ｆ２にクロック信号として供
給される。

尚、＋Ｂは電源である。又、フリップフロップ回路Ｆ１
．Ｆ２の各出力及び遅延回路Ｍ２の各出力がナンド回路
Ｎ１．Ｎ２を通じてナンド回路Ｎ２． Ｎ４に供給され
、ナンド回路Ｎ４の出力が位相判別出力として遅延回路
Ｍ２に供給されるようになされている。

又、フリップフロップ回路Ｆ１は、可変遅延回路６２の
出力たる遅延された水平同期信号を入力端子５６に供給
された色副搬送波信号に同期させる同期回路６３も兼ね
ている。

５９は同期回路６３の出力信号を更に書込みクロックパ
ルスに同期させてその一周波を抽出する同期回路（抽出
回路）で、ＪＫフリップフロップ回路Ｆ３．Ｆ４及びナ
ンド回路Ｎ５から構成されている。

フリップ回路Ｆ、の出力がフリップフロップ回路Ｆ３−
フリップフロップ回路Ｆ４を通じてナンド回路Ｎ５に供
給されると共に、フリップフロップ回路Ｆ３の出力が直
接ナンド回路Ｎ、に供給されるようになされている。

そして、入力端子５７に供給された書込みクロック信号
がエクスクル−シブオア回路ＥＲ３を通じてフリップフ
ロップ回路Ｆ３．Ｆ、にクロック信号として供給される
。

そしてナンド回路Ｎ５より基準信号（零番地信号）の得
られる出力端子５８が導出される。

次に第５図の回路の動作を第６図乃至第８図の波形図を
参照して説明しよう。

第６図及び第７図において、同図ＡのＳＩは入力端子５
６に供給される色副搬送波信号の波形を示し、同図Ｂの
８２は遅延回路Ｍ２の出力Ｑの波形を示し、同図Ｃの８
３はフリップフロップ回路Ｆ１の出力Ｑの波形を示し、
同図りの８４はフリップフロップ回路Ｆ２の出力Ｑの波
形を示し、同図Ｅの波形Ｓ、はナンド回路Ｎ１の出力の
波形を示し、同図ＦのＳ６はナンド回路Ｎ３の出力の波
形を示し、同図ＧのＳ７はナンド回路Ｎ４の出力の波形
を示す。

さて、位相差判別回路６０では、可変遅延回路６２の出
力たる遅延された水平同期信号Ｓ２と入力端子５６に供
給された色副搬送波信号との位相差を判別して遅延回路
Ｍ２の遅延量を可変し、その水平同期信号Ｓ２の立下り
時点が第６図に示す如く色副搬送波信号の一周波の前半
の半サイクルＦＰ内にあるか、第７図に示す如く後半の
半サイクルＲＰ内にあるかによって、前者の場合は第６
図Ｇの制御信号Ｓ７によって遅延回路Ｍ２の遅延量を７
μＳ ＋ ７０ ｎ Ｓに可変し、後者の場合は第７図
Ｇの制御信号Ｓ７によって遅延回路Ｍ２の遅延量を７μ
ｓに可変するようにしている。

第８図Ａの８１は第６図Ａ及び第７図Ａの波形Ｓ１を拡
大して示したもので、第８図Ｂ及び第８図Ｃの波形Ｓ２
ａ及び波形Ｓ２ｂは第６図Ｂ及び第Ｔ図Ｂの波形Ｓ２を
夫々示している。

更に第８図りの８３は第６図Ｃ及び第７図Ｃの８３と同
じフリップフロップ回路Ｆ１の出力Ｑの波形を示し、第
８図Ｅの８８は入力端子５７に供給される書込みクロッ
クパルスの波形を示し、第８図ＦのＳ、は出力端子５８
に得られる基準信号（零番地信号）の波形を示す。

さて、可変遅延回路６２の出力が第８図Ｃの８２ｂに示
す如くその立Ｆり時点が、色副搬送波信号の一周波の後
半の半サイクルＲＰ内にあるときは遅延回路Ｍ２の遅延
量は７μｓで、同図Ｂの８２ａに示す如くその立下り時
点が点線で示す如く前半の半サイクルＦＰ内にあるとき
は遅延量７μｓ＋７０ｎＳとなるので、その立下り時点
は同図Ｂの８２ａの如くγ（−７０ｎＳ）だけ遅延せし
められる。

即ち、定常状態にあっては、２水平走査期間を周期とし
て遅延回路Ｍ２の遅延量が周期的に可変せしめられるこ
とになる。

従って、可変遅延回路６２の出力の立下り時点が色副搬
送波信号Ｓ１の１周波内のいずれにあっても、同図りの
如く常に同図Ａの所定時点ｔｎに同期し、その１周波前
の時点１ｎ 、に同期することがない。

即ち、第８図Ａの点線で示すＳ２ａの場合には、ジッタ
のある場合同図Ａの８１の時点’ｎ−１に同期され易い
が、その時点がγだけ時点ｔｎの方へ接近せしめられる
ので、その虞れが回避される。

この遅延量差γは、書込みクロックパルスに関連した信
号、即ち本例では色副搬送波信号の一周期より小に選ば
れるが、上述の例では圭周期より小に選ぶのが実際的で
ある。

水平同期信号の所定位相部分、即ち本例では立Ｆり時点
の書込みクロックパルスに関連した信号の一周液内に於
ける時点を３つ以上の部分に分け、それに応じて可変遅
延回路６２の遅延量を所定遅延差を以って変化させるよ
うにしても良く、その場合は、それに応じてその遅延量
差を適当な値に設定し得る。

又、クロック信号に関連した信号はクロック信号そのも
のでも良く、あるいは之を適当に分周したものでも良い
。

上述せる本発明によれば、合成情報信号の時間軸誤差に
拘わらず正確な基準信号を得ることのできる基準信号形
成回路を得ることができる。

【図面の簡単な説明】

第１図は本発明を適用し得る時間軸誤差補正装置の一例
を示すブロック線図、第２図はその説明に供する波形図
、第３図はその説明に供する説明図、第４図は第１図の
一部の具体例を示すブロック線図、第５図は本発明の一
実施例を示すブロック線図、第６図、第７図及び第８図
は夫々本発明の説明に供する波形図である。 ６０は位相差判別回路、６２は可変遅延回路である。

Claims (1)

【特許請求の範囲】
1. １ 時間誤差を有する合成情報信号中の周波数ｆ１の第
   １の同期信号と周波数ｆ２（但しｆ２＝αｆ１゜α〉１
   ）の第２の同期信号とを基にして作った周波数ｆ３（但
   しｆ３＝Ｎ ｆ２．Ｎ＝ １．２，３．・・・・・・）
   のクロック信号列の中から上記第１の同期信号に対し固
   定された位相関係を有するクロック信号部分を抽出して
   基準信号を形成する基準信号形成回路において、上記第
   １の同期信号の供給される可変遅延回路と、該可変遅延
   回路の出力と上記クロック信号に同期した矩形波信号と
   を供給してその間の位相差を判別し、その判別出力にて
   上記可変遅延回路の遅延量を制御する位相差判別回路と
   を有し、上記可変遅延回路の出力たる遅延された第１の
   同期信号の、上記クロック信号に同期した矩形波信号の
   特定の１波に対する位相差に応じて上記可変遅延回路の
   遅延量を周期的に一定量可変せしめると共に、上記遅延
   された第１の同期信号に対し固定された位相関係を有す
   るクロック信号部分を抽出して基準信号を形成するよう
   にしたことを特徴とする基準信号形成回路。