JPS5854497B2 - 半導体基板の内部欠陥によるゲッタリング効果を増大させる方法 - Google Patents
半導体基板の内部欠陥によるゲッタリング効果を増大させる方法Info
- Publication number
- JPS5854497B2 JPS5854497B2 JP55096041A JP9604180A JPS5854497B2 JP S5854497 B2 JPS5854497 B2 JP S5854497B2 JP 55096041 A JP55096041 A JP 55096041A JP 9604180 A JP9604180 A JP 9604180A JP S5854497 B2 JPS5854497 B2 JP S5854497B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- defects
- temperature
- internal defects
- gettering effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
本発明は半導体基板の内部欠陥によるゲッタリング効果
を増大させる方法に関するものである。
を増大させる方法に関するものである。
シリコンウェーバの表面やエピタキシアル膜に発生する
微小欠陥は、デバイスの電気的特性を悪化させることが
よく知られてかり、この微小欠陥を最小限に抑制するこ
とが素子の歩留り向上につながっている。
微小欠陥は、デバイスの電気的特性を悪化させることが
よく知られてかり、この微小欠陥を最小限に抑制するこ
とが素子の歩留り向上につながっている。
この微小欠陥を発生させる原因としては、拡散速度の大
きい重金属の汚染が考えられており、種々の抑制方法が
施され、また提案されている。
きい重金属の汚染が考えられており、種々の抑制方法が
施され、また提案されている。
その抑制方法としては、現在市販のウェーバではサンド
ブラスト等による裏面歪層けが主であるが、この他にウ
ェーバの内部欠陥を利用したイントリンシックゲッタリ
ング効果（以下ＩＧ効果と称す）、イオン注入による歪
層の形成、Ｓｉ３Ｎ４膜による界面応力の導入、レーザ
による裏面歪層の形成などが実行又は提案されている。
ブラスト等による裏面歪層けが主であるが、この他にウ
ェーバの内部欠陥を利用したイントリンシックゲッタリ
ング効果（以下ＩＧ効果と称す）、イオン注入による歪
層の形成、Ｓｉ３Ｎ４膜による界面応力の導入、レーザ
による裏面歪層の形成などが実行又は提案されている。
本発明者らはＩＧ効果の有効性に着目し、ウェーバに熱
処理を施すことにより、エピタキシアル膜中の微小欠陥
を大幅に低減することができた（特願昭５４−１４４１
８３号参照）。
処理を施すことにより、エピタキシアル膜中の微小欠陥
を大幅に低減することができた（特願昭５４−１４４１
８３号参照）。
ＩＧ効果はウェーバを熱処理することにより、過飽和な
酸素が点欠陥のところに析出し、その結果基板内部に５
ｉ０２ 析出物やそれから発生する転位、積層欠陥な
どが形成され、その歪応力が微小欠陥を吸収するもので
ある。
酸素が点欠陥のところに析出し、その結果基板内部に５
ｉ０２ 析出物やそれから発生する転位、積層欠陥な
どが形成され、その歪応力が微小欠陥を吸収するもので
ある。
しかしながら、この内部欠陥はその後の工程において高
温熱処理を施すと縮少又は消減し、多くの完全転位は原
子の上昇運動によって消減すること、また微小な積層欠
陥は完全転位ループに構造変換し、■Ｇ効来が低下する
ことが分ってきた。
温熱処理を施すと縮少又は消減し、多くの完全転位は原
子の上昇運動によって消減すること、また微小な積層欠
陥は完全転位ループに構造変換し、■Ｇ効来が低下する
ことが分ってきた。
ナしてて旦高温熱処理により内部欠陥が縮少又は消滅す
ると、次いで単一熱処理を施しても、酸素の析出したが
って内部欠陥の発生はほとんどみられないことも分って
きた。
ると、次いで単一熱処理を施しても、酸素の析出したが
って内部欠陥の発生はほとんどみられないことも分って
きた。
シリコンのＩＣデバイスでは１２００℃前後の高温熱処
理プロセスを用いることが多く、バイポーラの埋込工程
やＣ−ＭＯＳのＰウェル押込工程では不可欠なプロセス
である。
理プロセスを用いることが多く、バイポーラの埋込工程
やＣ−ＭＯＳのＰウェル押込工程では不可欠なプロセス
である。
またＩＧ効果を利用する場合には、あらかじめウェーバ
を高温熱処理することにより表面に無欠陥層を形成する
ことがよく行われている。
を高温熱処理することにより表面に無欠陥層を形成する
ことがよく行われている。
また、本発明者らの研究によると、ドナーキラー処理を
施したウェーバに、高温熱処理を施さずに直接後述する
ような二段階熱処理を施すと、ウェーバの表面に１で高
密度の積層欠陥や微小析出物が発生することが分ったの
で、あらかじめウェーバに高温熱処理を施すことはＩＧ
効果を適用する場合には極めて重要である。
施したウェーバに、高温熱処理を施さずに直接後述する
ような二段階熱処理を施すと、ウェーバの表面に１で高
密度の積層欠陥や微小析出物が発生することが分ったの
で、あらかじめウェーバに高温熱処理を施すことはＩＧ
効果を適用する場合には極めて重要である。
本発明者らは高温熱処理後に二段階熱処理を施すことに
より内部欠陥を生成し、■Ｇ効果をもたらすことができ
た（特願昭５５−７１７５３参照）。
より内部欠陥を生成し、■Ｇ効果をもたらすことができ
た（特願昭５５−７１７５３参照）。
しかしながら、第１表に示すように二段階熱処理後の格
子間酸素濃度の減少量、つ捷り内部欠陥の発生の程度 は高温熱処理を施さずに、直接二段階熱処理を施した場
合よりは小さい。
子間酸素濃度の減少量、つ捷り内部欠陥の発生の程度 は高温熱処理を施さずに、直接二段階熱処理を施した場
合よりは小さい。
したがってＩＧ効果は完全であるとはいい難い。
これは高温熱処理を施すことにより、臨界サイズ以上の
微小欠陥のみが成長し、臨界サイズ以下の大部分の微小
欠陥（発生核）は縮少、消減し、次の二段階熱処理では
一部の臨界サイズ以上のもののみが酸素の析出に寄与す
るためである。
微小欠陥のみが成長し、臨界サイズ以下の大部分の微小
欠陥（発生核）は縮少、消減し、次の二段階熱処理では
一部の臨界サイズ以上のもののみが酸素の析出に寄与す
るためである。
そのために高温熱処理を施したウェーバにＩＧ効果を有
効にもたらすための熱処理プロセスの改良が必要である
。
効にもたらすための熱処理プロセスの改良が必要である
。
本発明はこのような問題を解決し、より強力なＩＧ効果
をもたらすことを目的としてなされたものであり、あら
かじめ１２００℃以上の高温熱処理されたシリコン基板
を乾燥酸素雰囲気中で、５００℃から出発して、５０〜
１００℃毎に処理温度を順次上昇させ、最終段階の温度
を８５０℃として多段階処理を行うことにより、ゲッタ
リング効果を増大させる方法を提供するものである。
をもたらすことを目的としてなされたものであり、あら
かじめ１２００℃以上の高温熱処理されたシリコン基板
を乾燥酸素雰囲気中で、５００℃から出発して、５０〜
１００℃毎に処理温度を順次上昇させ、最終段階の温度
を８５０℃として多段階処理を行うことにより、ゲッタ
リング効果を増大させる方法を提供するものである。
以下実施例を用いて本発明の詳細な説明する。
実施例 Ｉ
Ｐ形（１１１）ウェーバを酸素を２５％含む窒素雰囲気
中で、１２３０℃、３ｈ熱処理したのち、乾燥酸素雰囲
気中で、５２０℃、６２０℃及び７２０℃の各温度で夫
々１６ｈずつ順次熱処理を施し、格子間酸素濃度の測定
及び誘起される内部欠陥のエツチング観察を行った。
中で、１２３０℃、３ｈ熱処理したのち、乾燥酸素雰囲
気中で、５２０℃、６２０℃及び７２０℃の各温度で夫
々１６ｈずつ順次熱処理を施し、格子間酸素濃度の測定
及び誘起される内部欠陥のエツチング観察を行った。
７２０℃の熱処理後では格子間酸素濃度の著しい減少が
みられ、第２表に示すように、高温熱処理を施さずに直
接二段階熱処理を施した値に匹適している。
みられ、第２表に示すように、高温熱処理を施さずに直
接二段階熱処理を施した値に匹適している。
ｌたエツチング観察から内部欠陥がスワール状に発生し
、その密度は５ Ｘ １０６／ｃｒｄ もあった。
、その密度は５ Ｘ １０６／ｃｒｄ もあった。
第１表に示した高温熱処理後に二段階熱処理を施したウ
ェーバの内部欠陥は２ Ｘ １０’／ｃｒＡ であり
、それに比較すると２桁も増大した。
ェーバの内部欠陥は２ Ｘ １０’／ｃｒＡ であり
、それに比較すると２桁も増大した。
また湿式酸素雰囲気中で、１１４０℃、２ｈ熱処理して
表面欠陥を観察したところ、全くみられずＩＧ効果が十
分起っていることが分った。
表面欠陥を観察したところ、全くみられずＩＧ効果が十
分起っていることが分った。
本発明による内部欠陥の生成メカニズムを考えると次の
ようになるであろう。
ようになるであろう。
前述したように通常熱処理により生成される欠陥のサイ
ズには臨界サイズがあり、熱処理温度との関係は第１図
のようになっているといわれている。
ズには臨界サイズがあり、熱処理温度との関係は第１図
のようになっているといわれている。
ところが、熱処理に供せられる出発ウェーバには種々の
サイズの微小欠陥（発生核）が存在している。
サイズの微小欠陥（発生核）が存在している。
そこで各サイズの密度分布を決定するために、出発ウェ
ーバに各温度で熱処理を施醜生成された欠陥密度分布を
測定すると、模式的にはｙ第２図のようになっているこ
とが分った。
ーバに各温度で熱処理を施醜生成された欠陥密度分布を
測定すると、模式的にはｙ第２図のようになっているこ
とが分った。
このようなウェーバに１２３０℃の高温熱処理を施すと
、サイズの小さいものほど密度が急激に減少し、密度分
布は第３図のようになる。
、サイズの小さいものほど密度が急激に減少し、密度分
布は第３図のようになる。
次いで７２０℃の熱処理を施すと、Ａで示した斜線部分
より上の大きさの欠陥が成長することになる。
より上の大きさの欠陥が成長することになる。
本発明はウェーバに存在する微小欠陥（発生核）をでき
るだけ多く利用しようとする考えに基くものであり、捷
ず５２０℃で熱処理を施すと、第４図のＢの斜線部分よ
り上の欠陥が成長し、その結果、サイズと密度の関係は
第５図のようになる。
るだけ多く利用しようとする考えに基くものであり、捷
ず５２０℃で熱処理を施すと、第４図のＢの斜線部分よ
り上の欠陥が成長し、その結果、サイズと密度の関係は
第５図のようになる。
次に６２０℃で熱処理を施すと第５図のＣの斜線部分よ
り上の欠陥が成長に寄与し、密度分布は第６図のように
なる。
り上の欠陥が成長に寄与し、密度分布は第６図のように
なる。
更に７２０℃の熱処理を施すと、Ｄの斜線部分のものが
成長するから、第３図の斜線部分Ａと比較すると、はる
かに多い微小欠陥が最終的に戒長し、析出することにな
る。
成長するから、第３図の斜線部分Ａと比較すると、はる
かに多い微小欠陥が最終的に戒長し、析出することにな
る。
本実施例は、１００℃間隔の熱処理の場合について述べ
たが、５０℃間隔で熱処理を行ってもよい。
たが、５０℃間隔で熱処理を行ってもよい。
しかしながら、必要以上に間隔をせばめると多くのプロ
セスと時間を必要とし、工業的に興味がなくなる。
セスと時間を必要とし、工業的に興味がなくなる。
捷た本実施例では１６ｈの例について述べたが、各プロ
セスとも１６ｈで十分であることが分った。
セスとも１６ｈで十分であることが分った。
実施例 ２
格子間酸素濃度の異なる出発ウェーバについて本方法を
適用し比較した。
適用し比較した。
格子間酸素濃度としては、１８Ｘ１０１７個／Ｃｒｆｌ
、 １５Ｘｌ ０１７個／ｃ４及び１２Ｘ１０１７個
／ｃｒ／ｌの三種を選んだ。
、 １５Ｘｌ ０１７個／ｃ４及び１２Ｘ１０１７個
／ｃｒ／ｌの三種を選んだ。
多段階熱処理後いずれのウェーバも格子間酸素濃度の顕
著な減少がみられ、特に１２Ｘ１０１７個／ｃ４の低酸
素ウェーバでも、高酸素ウェーバと同程度の減少であり
、■Ｇ効来が十分起っていることが分った。
著な減少がみられ、特に１２Ｘ１０１７個／ｃ４の低酸
素ウェーバでも、高酸素ウェーバと同程度の減少であり
、■Ｇ効来が十分起っていることが分った。
実施例 ３
Ｎ形（１００）ウェーバに本方法を適用した。
酸素を２５％含む窒素雰囲気中で、１２３０℃、３ｈ熱
処理したのち、乾燥酸素雰囲気中で７２０’Ｃ６４ｈ熱
処理を行い次いで湿式酸素雰囲気中で１１４０℃、２ｈ
熱処理したところ、内部欠陥密度は２ Ｘ １０３／Ｃ
ｒ／ｌであり、またウェーバの表面には、Ｉ Ｘ １０
３／ｃｖｉの密度で約１０μｍの長さの積層欠陥がみら
れた。
処理したのち、乾燥酸素雰囲気中で７２０’Ｃ６４ｈ熱
処理を行い次いで湿式酸素雰囲気中で１１４０℃、２ｈ
熱処理したところ、内部欠陥密度は２ Ｘ １０３／Ｃ
ｒ／ｌであり、またウェーバの表面には、Ｉ Ｘ １０
３／ｃｖｉの密度で約１０μｍの長さの積層欠陥がみら
れた。
一方、実施例１と同様な方法を本ウェーバに適用したと
ころ、多段階熱処理後には４ Ｘ １０’ ／ｃｒｉの
内部欠陥がスワール状に発生し、會た、湿式酸素雰囲気
中で１１４０℃、２ｈの熱処理を施し、ウェーバの表面
を観察したところ前述の積層欠陥は全くみられなかった
。
ころ、多段階熱処理後には４ Ｘ １０’ ／ｃｒｉの
内部欠陥がスワール状に発生し、會た、湿式酸素雰囲気
中で１１４０℃、２ｈの熱処理を施し、ウェーバの表面
を観察したところ前述の積層欠陥は全くみられなかった
。
以上詳細に述べたように、高温熱処理を施した基板に、
低温からの多段階熱処理を順次施すことにより、高密度
の内部欠陥を発生させ、ゲッタリング効果を増大させる
ことができた。
低温からの多段階熱処理を順次施すことにより、高密度
の内部欠陥を発生させ、ゲッタリング効果を増大させる
ことができた。
第１図は臨界サイズの温度依存性を示す模式図、第２図
はサイズと密度の関係を示す模式図、第３図は実線が１
２３０℃で高温熱処理を行ったときのサイズと密度の関
係を示し、７２０℃で熱処理を行うと斜線部分Ａのサイ
ズのものが成長することを示す図、第４図は高温熱処理
後、５２０℃で熱処理するとき、斜線部分Ｂのサイズの
ものが成長することを示す図、第５図は次いで６２０℃
で熱処理するときに、斜線部分Ｃが成長することを示す
図、第６図は更に７２０℃で熱処理するときに、斜線部
分りが成長することを示す図である。
はサイズと密度の関係を示す模式図、第３図は実線が１
２３０℃で高温熱処理を行ったときのサイズと密度の関
係を示し、７２０℃で熱処理を行うと斜線部分Ａのサイ
ズのものが成長することを示す図、第４図は高温熱処理
後、５２０℃で熱処理するとき、斜線部分Ｂのサイズの
ものが成長することを示す図、第５図は次いで６２０℃
で熱処理するときに、斜線部分Ｃが成長することを示す
図、第６図は更に７２０℃で熱処理するときに、斜線部
分りが成長することを示す図である。
Claims (1)
- 【特許請求の範囲】 １ シリコン単結晶基板を１２００℃以上で熱処理した
のち、乾燥酸素雰囲気中で低温から順次高温へ多段階熱
処理を施し、上記基板の内部にゲッタリングの沈澱の中
心を高密度に形成することにより、ゲッタリング効果を
増大させる方法。 ２ 多段階熱処理方法としては、５００℃から出発し、
５０〜１００℃の段階で順次上昇させ、最終温度を８５
０℃壕でとすることを特徴とする特許請求の範囲第１項
記載の半導体基板の内部欠陥によるゲッタリング効果を
増大させる方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55096041A JPS5854497B2 (ja) | 1980-07-14 | 1980-07-14 | 半導体基板の内部欠陥によるゲッタリング効果を増大させる方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55096041A JPS5854497B2 (ja) | 1980-07-14 | 1980-07-14 | 半導体基板の内部欠陥によるゲッタリング効果を増大させる方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5721825A JPS5721825A (en) | 1982-02-04 |
| JPS5854497B2 true JPS5854497B2 (ja) | 1983-12-05 |
Family
ID=14154400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55096041A Expired JPS5854497B2 (ja) | 1980-07-14 | 1980-07-14 | 半導体基板の内部欠陥によるゲッタリング効果を増大させる方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854497B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154098U (ja) * | 1984-09-10 | 1986-04-11 | ||
| JPS639391U (ja) * | 1986-07-01 | 1988-01-21 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198334A (ja) * | 1987-02-13 | 1988-08-17 | Komatsu Denshi Kinzoku Kk | 半導体シリコンウエ−ハの製造方法 |
| GB2258356B (en) * | 1991-07-31 | 1995-02-22 | Metron Designs Ltd | Method and apparatus for conditioning an electronic component having a characteristic subject to variation with temperature |
| JPH07193072A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体基板の製造方法 |
-
1980
- 1980-07-14 JP JP55096041A patent/JPS5854497B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154098U (ja) * | 1984-09-10 | 1986-04-11 | ||
| JPS639391U (ja) * | 1986-07-01 | 1988-01-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5721825A (en) | 1982-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4314595A (en) | Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment | |
| EP0090320A1 (en) | A method for tailoring oxygen precipitate particle density and distribution in silicon | |
| JPH06504878A (ja) | 珪素ウェーハ中の析出状態を制御する方法 | |
| JPS6255697B2 (ja) | ||
| JPH11150119A (ja) | シリコン半導体基板の熱処理方法とその装置 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| US4193783A (en) | Method of treating a silicon single crystal ingot | |
| KR20060040733A (ko) | 웨이퍼의 제조방법 | |
| US4659400A (en) | Method for forming high yield epitaxial wafers | |
| JPS5854497B2 (ja) | 半導体基板の内部欠陥によるゲッタリング効果を増大させる方法 | |
| JPH0561240B2 (ja) | ||
| JPS6326541B2 (ja) | ||
| JPS6258138B2 (ja) | ||
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH05129404A (ja) | ウエーハの評価方法 | |
| KR0162137B1 (ko) | 웨이퍼 형성방법 | |
| JP3238957B2 (ja) | シリコンウェーハ | |
| JPH02177321A (ja) | 半導体基板の製造方法 | |
| JPH02164040A (ja) | シリコン半導体基板の処理方法 | |
| JP3220961B2 (ja) | エピタキシャル半導体ウエーハの製造方法 | |
| Storbeck et al. | Denuded Zone Formation by High Temperature Inert Anneal of 300 mm Cz-Silicon Wafers: AEPM: Advanced Equipment, Processes and Materials | |
| JPS59119842A (ja) | 半導体装置の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPS58111323A (ja) | 半導体装置の製造方法 |