JPS5854672A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5854672A JPS5854672A JP56152001A JP15200181A JPS5854672A JP S5854672 A JPS5854672 A JP S5854672A JP 56152001 A JP56152001 A JP 56152001A JP 15200181 A JP15200181 A JP 15200181A JP S5854672 A JPS5854672 A JP S5854672A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- substrate
- grown
- damage layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、更に詳しくはＩＣの動作速
Ｒｔ増加せしめるよ？ＫＬ＆構造の４’４体装置に関す
る。
Ｒｔ増加せしめるよ？ＫＬ＆構造の４’４体装置に関す
る。
半導体装置に要求される特性の一つに高い動作速度含有
することがあげられる。従来、かかる特性を付与するた
めパターンを微細化し集積ｔｔ上ける努力が払われてい
る。しかるに、このパターンの微細化にも限度會伴ない
ＩＣの高速化にも限度力孟あるのが笑情である。
することがあげられる。従来、かかる特性を付与するた
めパターンを微細化し集積ｔｔ上ける努力が払われてい
る。しかるに、このパターンの微細化にも限度會伴ない
ＩＣの高速化にも限度力孟あるのが笑情である。
そこで本発明者に、全く一点倉別個にした構造を採用す
ることによりＩＣの高速化を達成し九のである。
ることによりＩＣの高速化を達成し九のである。
以下に本発明に至った理論的根拠を説明する。
近年、（１００）面につくられたｎチャンネルＭＯ８）
ランジスタでは、ゲート絶縁膜に平行にシリコン内に圧
縮性の応力を加え大場合チャンネル内の電子移動度が低
下することが判明した。Ａ体的に１ｊｌＯの歪みが加わ
ると移動度が５割程度低下し、ＩＣの動作速度が５割１
度遅くなる。
ランジスタでは、ゲート絶縁膜に平行にシリコン内に圧
縮性の応力を加え大場合チャンネル内の電子移動度が低
下することが判明した。Ａ体的に１ｊｌＯの歪みが加わ
ると移動度が５割程度低下し、ＩＣの動作速度が５割１
度遅くなる。
その後、上鮎の現象は以下のように説明され喪。
すなわち、面方位（１００）＠持つシリコン薄膜に面に
平行して圧縮性の応力管加えた場合（第１図参照）、Ｋ
ｘｓ？よびに、バレーのシリコン伝導帯のエネルギーが
低くなり％に、バレーの該伝導帯のエネルギーが高くな
るためと考えられた（１１２図参照）。すなわち、応力
が与えられていない状態でｔｒｉ Ｋｘ、 Ｋｙ ＄
ＰよびＫｚバレーのエネルギ一単位は同一であるが、ｘ
−ｙｒｋＪ内に圧縮性の応力が加わった場合、２方向に
は伸張歪が生じＫｚバレーのエネルギ一単位は高くなり
、一方Ｋｘおよびに、バレーのエネルギ一単位は圧縮歪
のため低くなる。従りて、ＫＸおよびに、バレーの電子
存在密ｌ１ｌｅはに、バレーのそれよりも高いことにな
る（第５回診ｍ）、すなわち、チャンネル内で大きな有
効質量ｔもつＫｘおよびに、バレーの伝導帯には多くの
自由電子が存在し、Ｋｓバレーの伝導帯には少ない自由
電子が存在する結果、平均としてＸ−Ｙ面における電子
移動度が低下したと考えられるのでるる。
平行して圧縮性の応力管加えた場合（第１図参照）、Ｋ
ｘｓ？よびに、バレーのシリコン伝導帯のエネルギーが
低くなり％に、バレーの該伝導帯のエネルギーが高くな
るためと考えられた（１１２図参照）。すなわち、応力
が与えられていない状態でｔｒｉ Ｋｘ、 Ｋｙ ＄
ＰよびＫｚバレーのエネルギ一単位は同一であるが、ｘ
−ｙｒｋＪ内に圧縮性の応力が加わった場合、２方向に
は伸張歪が生じＫｚバレーのエネルギ一単位は高くなり
、一方Ｋｘおよびに、バレーのエネルギ一単位は圧縮歪
のため低くなる。従りて、ＫＸおよびに、バレーの電子
存在密ｌ１ｌｅはに、バレーのそれよりも高いことにな
る（第５回診ｍ）、すなわち、チャンネル内で大きな有
効質量ｔもつＫｘおよびに、バレーの伝導帯には多くの
自由電子が存在し、Ｋｓバレーの伝導帯には少ない自由
電子が存在する結果、平均としてＸ−Ｙ面における電子
移動度が低下したと考えられるのでるる。
本発明者は、かかる知見を基に、シリコンのＸ−Ｙ面に
沿って伸張歪を与えれば該Ｘ−Ｙ面における移動度を増
加し得ると考えた。すなわち、シリコンの（１００）表
面に沿って伸張歪ｒ与えると、伝導帯は変形し、縮重し
ていた Ｋｘ、Ｋｙおよびに露のバレー１；ｊ Ｋ、の
バレーとＫＸ＃よびに、に分裂する（第４図）。この場
合、ＫｘおよびＫｙのバレーはに８のバレーよりモ高い
レベルにある。すなわち、チャンネル内で小さな有効質
ｔｖ持つに、のバレー内の電子が多くなるため、シリコ
ン基板１上の電子移動度は大きくなる。上記の説明より
％Ｘ−Ｙシリコン面に１０ の伸張歪を与えることによ
り、移動度ｔｓ割増加することが可能となる。
沿って伸張歪を与えれば該Ｘ−Ｙ面における移動度を増
加し得ると考えた。すなわち、シリコンの（１００）表
面に沿って伸張歪ｒ与えると、伝導帯は変形し、縮重し
ていた Ｋｘ、Ｋｙおよびに露のバレー１；ｊ Ｋ、の
バレーとＫＸ＃よびに、に分裂する（第４図）。この場
合、ＫｘおよびＫｙのバレーはに８のバレーよりモ高い
レベルにある。すなわち、チャンネル内で小さな有効質
ｔｖ持つに、のバレー内の電子が多くなるため、シリコ
ン基板１上の電子移動度は大きくなる。上記の説明より
％Ｘ−Ｙシリコン面に１０ の伸張歪を与えることによ
り、移動度ｔｓ割増加することが可能となる。
本発ＢＡｕ、ｎチャンネルＭ０８ＦＰｆＴのチャンネル
内の移動度音大きくしてＩＣの高速化を達成する事を目
的としてなされ喪ものであり、かかる目的達成のため、
本発明はシリコン半導体基板内部にダメッジ層管形成し
たことｔ特徴とする・すなわち、本発明は炭素、酸素、
ｉ１素、シリコン。
内の移動度音大きくしてＩＣの高速化を達成する事を目
的としてなされ喪ものであり、かかる目的達成のため、
本発明はシリコン半導体基板内部にダメッジ層管形成し
たことｔ特徴とする・すなわち、本発明は炭素、酸素、
ｉ１素、シリコン。
アルゴン、＝？セノン等ｔスパ、タリングにより半導体
基板内にイオン注入して体積が膨張したダメッジ層を形
成し、ここからの応力によりシリコン基ｌ＃Ｌ表面に沿
って伸張歪會与えんとする亀のでるる。
基板内にイオン注入して体積が膨張したダメッジ層を形
成し、ここからの応力によりシリコン基ｌ＃Ｌ表面に沿
って伸張歪會与えんとする亀のでるる。
以下、本発明の一実施例を図面に基づいて説明する。
第５図はＰ型シリコン基板１内にダメッジ層２を形成し
た絶縁ゲート電界効果形トランジスタ（ＩＧＦＢＴ）の
断面図である。ダメッジ層は以下の如く形成する。すな
わち、通常のトランジスタ製造工程の最初の１１である
シリコン基１［ｌ１１面での８１０２成長の前に、イオ
ン注入を行う。しかしこのダメッジ層形成のための４オ
ン注入はフィールド領域に８１０２膜を成長させ友後、
活性領域にゲート酸化膜を成長させる間の工程で行うこ
ともできる。づｔン注入される元素は、Ｃ，０，Ｎ。
た絶縁ゲート電界効果形トランジスタ（ＩＧＦＢＴ）の
断面図である。ダメッジ層は以下の如く形成する。すな
わち、通常のトランジスタ製造工程の最初の１１である
シリコン基１［ｌ１１面での８１０２成長の前に、イオ
ン注入を行う。しかしこのダメッジ層形成のための４オ
ン注入はフィールド領域に８１０２膜を成長させ友後、
活性領域にゲート酸化膜を成長させる間の工程で行うこ
ともできる。づｔン注入される元素は、Ｃ，０，Ｎ。
８１ 、＾ｒ 、 Ｘ＠等であるが本告では、シリコン
基板表面から深さ１６μ調の位置にＣ１１ｏ１７ｍ −
’のドーズ量でイすン注入を行い、厚さ約α２μ朔のダ
メッジ層を形成する。このための１すン打込みエネルギ
ーは５００ＫｓＶである。
基板表面から深さ１６μ調の位置にＣ１１ｏ１７ｍ −
’のドーズ量でイすン注入を行い、厚さ約α２μ朔のダ
メッジ層を形成する。このための１すン打込みエネルギ
ーは５００ＫｓＶである。
このようにシリコン基板内に所要厚のダメツジ層管形成
した後、常法に従かいトランジスター製造工程を行なう
。すなわち、シリコン基板１上に８ｉ０２膜３を熱酸化
により例えば１５声成長させ、次いで活性領域の８ ！
０２膜を除去し、ゲート酸化膜４を例えば４００人成長
させ、次いでＣｖＤｉｃよりシリコンゲート電極５を例
えば１４声成長名せる。次いでイオンインプランテーシ
冒ンによりＡ４ ｔシリコン基板１に注入しソーストレ
イン領＋ 域、例えば深さα３Ｐ形成する。次いで全体にＰ８Ｇ膜
６を形成する。次いでアルイ配線の九めにホトリトグラ
フベーで窓開は會行いコンタクトホール管形成し、この
後アルばニウムｔ０．８μ解［ＩＬパターンニングによ
りアルば配線７１１−行つ。
した後、常法に従かいトランジスター製造工程を行なう
。すなわち、シリコン基板１上に８ｉ０２膜３を熱酸化
により例えば１５声成長させ、次いで活性領域の８ ！
０２膜を除去し、ゲート酸化膜４を例えば４００人成長
させ、次いでＣｖＤｉｃよりシリコンゲート電極５を例
えば１４声成長名せる。次いでイオンインプランテーシ
冒ンによりＡ４ ｔシリコン基板１に注入しソーストレ
イン領＋ 域、例えば深さα３Ｐ形成する。次いで全体にＰ８Ｇ膜
６を形成する。次いでアルイ配線の九めにホトリトグラ
フベーで窓開は會行いコンタクトホール管形成し、この
後アルばニウムｔ０．８μ解［ＩＬパターンニングによ
りアルば配線７１１−行つ。
以後は常法の組立て工程を行ない半導体装置を製造する
。
。
以上説ゆしたように１本発明にシ１」コン基板内に膨張
ダメッジ層を形成し、該ダメツジ層とシリコン基板内 の表面に沿った伸張歪を与えるようにしたものであるか
ら、半導体装置の動作速度全増加せしめる効果を奏する
。
ダメッジ層を形成し、該ダメツジ層とシリコン基板内 の表面に沿った伸張歪を与えるようにしたものであるか
ら、半導体装置の動作速度全増加せしめる効果を奏する
。
第１図はシリコン（１１０）面に異方性σ〕応力を加え
た場合の説明図、 第２図はシリコン伝導帯會示す説明図、第３図は電子の
伝導帯に応力が加えられた場合の効果を示す説明図、 第４図はシリコン（１００）面に沿って伸張歪を与え九
場合のＫｘ、 Ｋ、およびＫｚの分裂状態を示す説明図
、 第５図は本発明の一実施例を示す断面図である。 １＠＠＠φシリコン基板 ２・０・ ダメ、ジ層 ３・・・・ｓ ｔｏｚ膜 ５−・−ゲート酸化膜 ６＠−・・Ｐ２Ｏ膜 ７・０・アルミ配線 特許出願人 富士通株式会社 特許出願代理人 弁理士 實 木 朗 弁理士 西 舘 和 之 弁理士 内 １） 幸 男 弁理士 山 口 昭 之 第３１！ｌ Ｋ１にＶ ４面 Ｋｚ ５面 （ ７
た場合の説明図、 第２図はシリコン伝導帯會示す説明図、第３図は電子の
伝導帯に応力が加えられた場合の効果を示す説明図、 第４図はシリコン（１００）面に沿って伸張歪を与え九
場合のＫｘ、 Ｋ、およびＫｚの分裂状態を示す説明図
、 第５図は本発明の一実施例を示す断面図である。 １＠＠＠φシリコン基板 ２・０・ ダメ、ジ層 ３・・・・ｓ ｔｏｚ膜 ５−・−ゲート酸化膜 ６＠−・・Ｐ２Ｏ膜 ７・０・アルミ配線 特許出願人 富士通株式会社 特許出願代理人 弁理士 實 木 朗 弁理士 西 舘 和 之 弁理士 内 １） 幸 男 弁理士 山 口 昭 之 第３１！ｌ Ｋ１にＶ ４面 Ｋｚ ５面 （ ７
Claims (1)
- 【特許請求の範囲】 ｔ シリコン半導体基板内にダメッジ層管形成したこと
ｒｅ黴とする、半導体装置。 ２ 帥記ダメッジ層が、炭素、酸素、シリコン。 アルゴン又はキセノンの少なくとも一種のイすンを含ん
だ膨張層である、帥記特許請求の範囲１８１項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152001A JPS5854672A (ja) | 1981-09-28 | 1981-09-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152001A JPS5854672A (ja) | 1981-09-28 | 1981-09-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854672A true JPS5854672A (ja) | 1983-03-31 |
Family
ID=15530893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152001A Pending JPS5854672A (ja) | 1981-09-28 | 1981-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854672A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252407A (ja) * | 1993-02-22 | 1994-09-09 | Nec Corp | 半導体装置及びその製造方法 |
| CN110729233A (zh) * | 2018-07-16 | 2020-01-24 | 台湾积体电路制造股份有限公司 | 具有气隙的半导体结构、其制造方法和气隙的密封方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120776A (en) * | 1976-04-05 | 1977-10-11 | Agency Of Ind Science & Technol | Semiconductor device |
| JPS53129987A (en) * | 1977-04-19 | 1978-11-13 | Japan Radio Co Ltd | Semiconductor |
| JPS5474682A (en) * | 1977-11-28 | 1979-06-14 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor and its manufacture |
| JPS5618430A (en) * | 1979-07-25 | 1981-02-21 | Fujitsu Ltd | Manufacture of semiconductor element |
| JPS56105641A (en) * | 1980-01-25 | 1981-08-22 | Mitsubishi Electric Corp | Semiconductor device |
-
1981
- 1981-09-28 JP JP56152001A patent/JPS5854672A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120776A (en) * | 1976-04-05 | 1977-10-11 | Agency Of Ind Science & Technol | Semiconductor device |
| JPS53129987A (en) * | 1977-04-19 | 1978-11-13 | Japan Radio Co Ltd | Semiconductor |
| JPS5474682A (en) * | 1977-11-28 | 1979-06-14 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor and its manufacture |
| JPS5618430A (en) * | 1979-07-25 | 1981-02-21 | Fujitsu Ltd | Manufacture of semiconductor element |
| JPS56105641A (en) * | 1980-01-25 | 1981-08-22 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252407A (ja) * | 1993-02-22 | 1994-09-09 | Nec Corp | 半導体装置及びその製造方法 |
| CN110729233A (zh) * | 2018-07-16 | 2020-01-24 | 台湾积体电路制造股份有限公司 | 具有气隙的半导体结构、其制造方法和气隙的密封方法 |
| CN110729233B (zh) * | 2018-07-16 | 2022-04-19 | 台湾积体电路制造股份有限公司 | 具有气隙的半导体结构、其制造方法和气隙的密封方法 |
| US11398404B2 (en) | 2018-07-16 | 2022-07-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with air gap and method sealing the air gap |
| US11688631B2 (en) | 2018-07-16 | 2023-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with air gap and method sealing the air gap |
| US12165912B2 (en) | 2018-07-16 | 2024-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with air gap and method sealing the air gap |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615465B2 (en) | Creation of high mobility channels in thin-body SOI devices | |
| US6727550B2 (en) | Integrated circuit device | |
| US6709909B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4130652B2 (ja) | 半導体構造およびその製造方法 | |
| US20020168802A1 (en) | SiGe/SOI CMOS and method of making the same | |
| JP2003179157A (ja) | Ｍｏｓ型半導体装置 | |
| US7018882B2 (en) | Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon | |
| US20060001093A1 (en) | Silicon-on insulator (SOI) substrate having dual surface crystallographic orientations and method of forming same | |
| TWI234202B (en) | Manufacturing method of semiconductor device | |
| US20070023795A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2008538859A (ja) | 集積回路に関する応力下でのインターレイヤー誘電体 | |
| DE112004000146T5 (de) | MOSFET-Bauelement mit zugspannungsverformtem Substrat und Verfahren zur Herstellung desselben | |
| CN101207130A (zh) | 集成电路 | |
| KR100522275B1 (ko) | ＳｉＧｅ/ＳＯＩ ＣＭＯＳ 및 그 제조 방법 | |
| JPH02257618A (ja) | 半導体装置及びその製造方法 | |
| CN100485964C (zh) | 半导体装置及其形成方法 | |
| US6987028B2 (en) | Method of fabricating a microelectronic die | |
| JP2006245408A (ja) | 半導体集積回路および半導体装置 | |
| JP3645390B2 (ja) | 半導体装置およびその製造方法 | |
| JP3441277B2 (ja) | 半導体装置およびその製造方法 | |
| CN110444473A (zh) | 嵌入式锗硅器件的制造方法及嵌入式锗硅器件结构 | |
| JP2003282878A (ja) | 半導体装置およびその製造方法 | |
| US6830987B1 (en) | Semiconductor device with a silicon-on-void structure and method of making the same | |
| CN116314032A (zh) | 半导体器件及其制造方法 | |
| JP4037803B2 (ja) | Ｓｇｏｉ基板の製造方法 |