JPS5854735A - カウンタのテスト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、複数桁の数をカウントするために各桁のカ
ウンタを直列に接続したカウンタ回路の動作をテストす
る方法に関する。

例エバ、デジタル時計に使用さノするカウンタ回路のよ
うに各桁毎のカウンタが直列に接続されたカウンタをテ
ストする場合、従来では、第１図に示すように、テスト
用クロック信号入力端子（Ａ）からオアゲートを介して
最下位桁の第１カウンタ（１）に加速クロック信号（１
ａ）を入力し、第１カウンタ（１）から第２カウンタ（
２）、そして第ｎカウンタ（３）に桁−トげ信号を順に
印加して直列的にテストする方法が採られていた。しカ
ル、この直列的なテスト方法は、例えば、デジタル時計
の秒、分、時。

日、月をカウントするためのカウンタをテストする場合
、これをフルカウントさせるために１例えば１ケ月を３
１日とすれば６ｏ秒Ｘ６０分×２４時間Ｘ３１日×１２
ケ月＝３２，１４０．８００１固のテスト用クロック信
号が必要となり、１ＭＨ７のクロック信号を使用したと
しても約３２秒ものテ（２） スト時間がかかり、テストに要するコストが高くなる問
題があった。

一方、他のテスト方法として、第２図に示すように、各
桁のカウンタ（１’Ｌ（２’）、（３’）に同一のテス
ト用の加速クロック信号（１ａ）を入力端子（Ａ）から
オアゲートを介して同時に印加し、複数のカウンタ（Ｐ
　）　、（２’　）　＋　（３”）を同時にテストする
方法があるが、この方法では、第３図のタイミンクチャ
ートに示すように、第１カウンタ（１′）に印加するク
ロック信号（ｌａ）に対し第２カウンタ（２′）に印加
されるクロック信号（２ａ）が全く同一周期であるため
、例えば１０進カウンタの第１カウンタが１０個目のク
ロック信号（１ａ）を入力し、その立ち下がりで１０の
カウントを行なうと共に桁上げ信号（４ｂ）を１個の反
転パルスとして第２カウンタ（２′）に印加することに
なり、その桁上げ信号（４ｂ）の立ち下がりが第２カウ
ンタ（２′）に印加されるテスト用のクロック信ｆ（２
ａ）ノ立ち下がりに重畳してしまうことから、第２カウ
ンタ（τ）において正しく桁上げが行なわれたとしても
桁上げ信号（４ｂ）が出力されたか否かをチェックする
ことは不可能であった。

この発明は、−上記の点に着目してなされたもので、短
時間で複数桁用の各カウンタのテストを行ない得ると共
に、下位のカウンタからの桁上げ信号が正しく出力され
ているか盃かのテストも同時に行なうことができるカウ
ンタのテスト方法をｔ１＾供することを目的とする。

以下、この発明の実施例を図面に基づいて説明する。

第４図は、例えば１０進カウンタのテスト（１１路を示
し、最下位桁をカウントする第１カウンタ（５）の入力
側にはその基準クロック入力端子（Ｂ）より基準クロッ
ク信号がオアゲート０りを介して端子（Ａ）より入力さ
れるテスト用の加味されたクロック信号（以下単にクロ
ック信号と呼ぶ。）　（５ａ）と共に入力されている１
、なお、１７１時にはこの基準クロック入力（＋１１１
は低レベルに維持され、クロック信号（５ａ）のみが入
力端子（Ａ）からオアゲートａａを通って第１カウンタ
（５）に印加される。さらに、第１カウンタ（５）の桁
上げ信号（５ｂ）を出力する出力側はオアゲルト（９）
を介して第２カウンタ（６）に接続されるが、このオア
ゲート（９）の入力側には。

このゲートを通してクロック信号（５ａ）の反転クロッ
ク信号（６ａ）を第２カウンタ（６）に印加するように
、ノットゲート（７）を介してクロック信号（５ａ）の
入力端子（Ａ）が接続されている。さらに、第２カウン
タ（６ンの桁上げ信号（６ｂ）は第１カウンタ（５）と
同様にオアゲート（１１を介して第３カウンタＩの入力
側に接続され、また、オアゲー）Ｑｌの入力側には反転
されていないクロック信号（５ａ）をこのゲートを通し
て第３カウンタα０に送るようにクロック信号（５ａ）
の入力端子（Ａ）が直接接続されている。そして、第３
カウンタａυの出力側は次の上位のカウンタにオアゲー
トα濠を介して接続すれ。

第１、第２カウンタ（５１，（６）の場合と同様に、そ
の前段のカウンタに印加するクロック信号（５ａ）の反
転クロック信号（６ａ）をその段のカウンタに送るよう
に、オアゲート０３の入力側はクロック信号の入力端子
（Ａ）にノットゲート（８）を介して接続され、第３カ
ウンタ０１）以後のカウンタも同様な方式で接続されて
いる。

次に、上記構成のカウンタテスト回路を使用して行なう
カウンタのテスト方法を説明する。

先ず、基準クロック信号の入力回路（Ｂ）を信号は入ら
ない低レベルの状態とし、クロック信号（５ａ）をその
入力端子（Ａ）からそれぞれの第１カウンタ（５）、第
２カウンタ（６）、第３カウンタｔＪＤ、及び第ｎのカ
ウンタまで並列的に印加する。すると第１カウンタ（５
）、第３カウンタ０υ、及び他の奇数番目のカウンタに
はオアゲート顛、０乃などを介して第５図の上段νこ示
す信号波形のクロック信号（５ａ）が入力され、それぞ
れのカウンタは各パルスの立ち下がりをとらえてカウン
トを行なう　一方、第２カウンタ（６）を始め偶数番目
のカウンタにはノットゲート（７）、（８）などを通し
て反転させた反転クロック信号（６ａ）　（第５図下段
に示す。）がオアゲート（９）、（１：Ｉなどを介して
入力され、それぞれのカウンタは各パルスの立ち下がり
をとらえてカウント動作を行なう。そして、１０進カウ
ンタであるこれらの第１から第ｎまでのカウンタが１０
個目のパルスをカウントすると同時に、各カウンタは桁
上げ信号（５ｂ）又は（６ｂ）を次のカウンタに出力す
る　すなわち、第１カウンタ（５）、にはクロック信号
（５ａ）が印加され、その１０個目のカウントと同時に
桁上げ信号（５ｂ）が第１カウンタ（５）から第２カウ
ンタ（６）に出力される。第２カウンタ（６）には反転
クロック信号（６ｂ）が印加されているから、第５図の
タイミングチャートに示すように、桁上げ信号（５ｂ）
は反転クロック信号（６ａ）の立ち下がりに重なること
なく「０」のカウント値の次に「１」としてカウントさ
れる。一方、第２カウンタ（６）からの桁上げ信号（６
ｂ）は第３カウンタ（１１１に送られるが、第３カウン
タＱυにはクロック信号（５ａ）が印加されているから
、桁上げ信号（６ｂ）はこのクロック信号（５ａ）　＃
こ重なることなく、カウント「９」の次に入力し「０」
として正しくカウントされる１、このように、後段に続
くカウンタにおいても、１個おきの偶数番目のカウンタ
に反転クロック信号（６ａ）が印加されるから、全ての
カウンタの出力する桁上げイＨ号はクロック信号に重な
ることな（次段のカウンタで有効にカウントされる。従
って、所定の個数のクロック信号パルスを印加して最終
段のカウンタの計数値をチェックすれば、各カウンタが
正常に計数動作を行ない。

さらに１桁上げ信号が有効に出力されたか否かをテスト
することができる。

次に第６図、第７図は本発明の他の実施例を示すもので
クロック信号（７ａ）は例えば１０進の第１カウンタＯ
Ｑを除き、二人力の排他的論理和ゲート（以下ＥＸオア
ゲートと呼ぶ。）α樽、Ｈを通して第２カウンク０喝以
後のカウンタに入力され、ＥＸオアゲートθ瞳、２＋＋
等の他の入力は、それぞれ〃延反転回路αη、彌を介し
て前段カウンタの桁上げ信号線０り、（ハ）に接続され
ている。そして第１カウンタＯｅのカウンタ入力には、
二人力オアゲート０５を介して、クロック信号及び基準
クロック信号が印加されるよう構成されている この様に構成された本実施例においては、タロツク信号
（７ａ）が端子（Ａ）に印加され基準クロック信号端子
０勅が低レベルにされた場合、クロック信号（７ａ）の
立ち下がりによってカウント動作され、第１カウンタ（
１０がカウント値ｒ９Ｊから１１０」になる時桁上げ信
号（８ｂ）が出力され、遅延反転回路面で遅相され反転
された桁−トげ信号（８ｂ’）はＥＸオアゲートθ陽に
入力される１、そして第２カウンク（Ｌ旧まＥＸオアゲ
ートθ枠を介して印加されるクロック信号（７ａ）によ
ってカウント動作されるが前記遅延反転回路０７）を介
して第１カウンタＱ［９から出力され、反転遅延された
桁北げ信号（８ｂ’）との排他的論理和によって（１０
ａ　）で示す様なカウント信号が印加されるので１桁上
げ信号（８ｂ）が出力された後はカウンタ内容は第１カ
ウンタＱｌよりも桁上げ信号分だけ多くなっている。以
下後段のカウンタも同様にカウントされる。

以上のように、この発明のカウンタテスト方法によれは
、１ば列接続された複数のカウンタに並列的に、それぞ
れその前後のカウンタより出力される桁上げ信号とテス
ト用の加速クロック信号を入力するに際し、桁上げ信号
とクロック信号が重畳せぬように、桁上げ信号又はクロ
ック信号の位相をずらせたので、並列的なりロック信号
の印加により複数桁のカウンタを極く短時間でテストを
行ない得ると共に、各カウンタから出される桁上げ信号
も次段のカウンタによりカウントされるから。

桁上げ信号が正しく出力されたか否かもナエソクするこ
とができ、カウンタテストに要するコストを低減できる
効果がある、

【図面の簡単な説明】

第１図と第２図は従来のカウンタテスト方法を示す回路
図、第３図は第２図のテスト回路に使用したクロック信
号と桁−Ｆげ信号のタイミングチャート、第４図はこの
発明のカウンタ内容）ｌｌｉ実施するテスト回路図、第
５図は第４図のテスト回路に使用したクロック信号と桁
上げ信号のタイミングチャート、第６図は本発明の他の
実施例を示すテスト回路、第７図は第６図のテスト回路
に使用したクロックイ８号と桁上げ信号のタイミングチ
ャートである。 １、５．１６・・・第１カウンタ ２．６．１９・・・第２カウンタ １７．２０・・・遅延反転回路 １８．２１・・・排他的論理和ゲート ２２．２３・・・桁上げ信号線 １ａ、５ａ、７ａ・・・クロック信号 ４ｂ、５ｂ、　６ｂ、８ｂ、８ｂ’　　・・・桁上げ信
号代理人　升理十　足立　勉 （１１）

Claims (1)

1. 【特許請求の範囲】 １　複数桁の数をカウントするように直列接続された複
   数のカウンタにテスト用のクロック信号ヲ各カウンタに
   並列的に印加して該カウンタの動作をテストする方法に
   おいて、カウンタにそれぞれその前段のカウンタより出
   力される桁上げ信号と前記クロック信号を入力するに際
   し、該桁上げ信号と該クロック信号が重畳せぬように、
   該桁上げ信号又は該クロック信号の位相をずらせたこと
   を特徴とするカウンタのテスト方法。 ２　人力されるクロック信号が、前段に入力されるクロ
   ック信号を反転させたクロック信号である特許請求の範
   囲第１項に記載されたカウンタのテスト方法、。 ３　桁上げ信号が遅延回路にて遅相された信号である特
   許請求の範囲第１項に記載のカウンタのテスト方法。 （１）