JPS5854765A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS5854765A JPS5854765A JP56154510A JP15451081A JPS5854765A JP S5854765 A JPS5854765 A JP S5854765A JP 56154510 A JP56154510 A JP 56154510A JP 15451081 A JP15451081 A JP 15451081A JP S5854765 A JPS5854765 A JP S5854765A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- transmission
- circuit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、通信制御装置、特にモデム・インタフェース
信号線の各制御・監視回路を含むデータ送受信機能に自
己回線折返回路を設けてモデム・インタフェースの試験
を行なうと共に、送信データを記憶しておき上記折返回
路から折返されたデータを監視比較する機能を内蔵せし
め各回線毎の機能試験を可能にした通信制御装置に関す
る。
信号線の各制御・監視回路を含むデータ送受信機能に自
己回線折返回路を設けてモデム・インタフェースの試験
を行なうと共に、送信データを記憶しておき上記折返回
路から折返されたデータを監視比較する機能を内蔵せし
め各回線毎の機能試験を可能にした通信制御装置に関す
る。
従来、通信制御装置の機能診断方式としては、（１）回
線側において任意の回線を選び１つの回線に対する送信
データを他の回線の受信データとし、また核他の回線に
対する送信データを該１つの回線の受信データとする如
くループ接続することにより、任意回線間でハードウェ
アの試験を行う方式。
線側において任意の回線を選び１つの回線に対する送信
データを他の回線の受信データとし、また核他の回線に
対する送信データを該１つの回線の受信データとする如
くループ接続することにより、任意回線間でハードウェ
アの試験を行う方式。
（２） 回線側において任意の１つの回線の送信デー
タを該回線の受信データとする如くループ接続し、中央
処理装置により送信データと受信データの比較を行い、
ハードウェアの試験を行う方式。
タを該回線の受信データとする如くループ接続し、中央
処理装置により送信データと受信データの比較を行い、
ハードウェアの試験を行う方式。
などが用いられている。
しかし、これらの方式ではデータの比較を中央処理装置
が行っているものであり、さらに上記（１）の場合には
同一の伝送制御手順の回線を準備しなければならないと
いう問題があり、甘だ上記（２）の場合には中央処理装
置との間に複数のザブチャネルが必要となるという問題
があった。
が行っているものであり、さらに上記（１）の場合には
同一の伝送制御手順の回線を準備しなければならないと
いう問題があり、甘だ上記（２）の場合には中央処理装
置との間に複数のザブチャネルが必要となるという問題
があった。
本発明は、上記の点を解決することを目的としており、
中央処理装置からのテスト指令にもとづいて、モデム争
インタフェースの試験と送受信データの比較試験とを通
信制御装置が行なって中央処理装置に報告するようにｌ
〜た自己診断機能を有する通信制御装＃を提供すること
を目的としている。そしてそのため、本発明の通信制御
装置は、回線に対応する回線制御語を格納する記憶部、
制御メモリの内容にもとづいて処理を行なう演算部、中
央処理装置との間での情報転送制御を行なうインタフェ
ース制御部、回線に対応してもうけられ文字の組立て分
解を行なう回線対応部、該各回線対応部からの処理要求
を走査してデータ送受信制御を行なう回線制御部を有し
、端末装置との間でのデータ送受信制御を行なう通信制
御装置において、各回線毎にモデム・インタフェース信
号線の制御回路と監視回路とを含むデータ送受信回路を
相互接続する自己回線折返し回路をもうけると共に、上
記記憶部上に各回線毎に送信データと受信データとを夫
々格納するデータ格納部をもうけ、かつ上記制御メモリ
上に上記記憶部上の送信データと受信データとを比較す
る比較処理機能をもうけ、上記中央処理装置からのテス
ト指令により、起動されて上記モデム拳インタフェース
信号線の制御・監視を行ない、次いで上記中央処理装置
から受取った送信データを上記データ格納部に格納する
と共に順次上記送受信回路中の送信回路から送出し、上
記折返し回路ｅＭ由して当該送信データを受信データと
１〜て受信して上記データ格納部に格納されている送信
データとの比較を行なうよう構成され、上記モデム・イ
ンタフェース信号線の制御・監視の結果と上記比較結果
とを上記中央処理装置側に通知するようにしたことを特
徴としている。以下図面全参照しつつ説明する。
中央処理装置からのテスト指令にもとづいて、モデム争
インタフェースの試験と送受信データの比較試験とを通
信制御装置が行なって中央処理装置に報告するようにｌ
〜た自己診断機能を有する通信制御装＃を提供すること
を目的としている。そしてそのため、本発明の通信制御
装置は、回線に対応する回線制御語を格納する記憶部、
制御メモリの内容にもとづいて処理を行なう演算部、中
央処理装置との間での情報転送制御を行なうインタフェ
ース制御部、回線に対応してもうけられ文字の組立て分
解を行なう回線対応部、該各回線対応部からの処理要求
を走査してデータ送受信制御を行なう回線制御部を有し
、端末装置との間でのデータ送受信制御を行なう通信制
御装置において、各回線毎にモデム・インタフェース信
号線の制御回路と監視回路とを含むデータ送受信回路を
相互接続する自己回線折返し回路をもうけると共に、上
記記憶部上に各回線毎に送信データと受信データとを夫
々格納するデータ格納部をもうけ、かつ上記制御メモリ
上に上記記憶部上の送信データと受信データとを比較す
る比較処理機能をもうけ、上記中央処理装置からのテス
ト指令により、起動されて上記モデム拳インタフェース
信号線の制御・監視を行ない、次いで上記中央処理装置
から受取った送信データを上記データ格納部に格納する
と共に順次上記送受信回路中の送信回路から送出し、上
記折返し回路ｅＭ由して当該送信データを受信データと
１〜て受信して上記データ格納部に格納されている送信
データとの比較を行なうよう構成され、上記モデム・イ
ンタフェース信号線の制御・監視の結果と上記比較結果
とを上記中央処理装置側に通知するようにしたことを特
徴としている。以下図面全参照しつつ説明する。
第１図は通信制御装置の一実施例全体構成図、第２図は
本発明によって試験を行なう一実施例タイム螢チャート
であって第２図囚は正常時の動作を表わしかつ第２図（
Ｂ）は異常時の動作を表わす。
本発明によって試験を行なう一実施例タイム螢チャート
であって第２図囚は正常時の動作を表わしかつ第２図（
Ｂ）は異常時の動作を表わす。
第３図は調歩同期式の場合における自己回線折返し回路
の一実施例折返し態様全説明する説明図、第４図は本発
明における制御メモリ上に用意される機能を表わす一実
施例フローチャートを示す。
の一実施例折返し態様全説明する説明図、第４図は本発
明における制御メモリ上に用意される機能を表わす一実
施例フローチャートを示す。
第１図において、１は中央処理装置、２は通信制御装置
、３はインタフェース制御部、４は記憶部、５は制御メ
モリ、６は演算部、７−０ないし７−ｎは夫々回線対応
部、８は回線制御部、９−０ないし９− ｎは夫々自己
回線折返し回路、１０−０ないし１０−ｆＬは夫々回線
を表わしている。
、３はインタフェース制御部、４は記憶部、５は制御メ
モリ、６は演算部、７−０ないし７−ｎは夫々回線対応
部、８は回線制御部、９−０ないし９− ｎは夫々自己
回線折返し回路、１０−０ないし１０−ｆＬは夫々回線
を表わしている。
インタフェース制御部３は中央処理装置１との情報転送
制御を司どり、記憶部４は中央処理装置１から受領１７
た送信データあるいは回線からの受信データを回線対応
に格納するデータ格納部を有する。まだ演算部６は制御
メモリ５内に格納されているプログラムを解読して実行
するプロセッサであるが、その処理プログラム例につい
ては第４図を参照して後述する。回線制御部８ば、回線
毎の初期設定や回線対応部７からの処理要求を走査し、
データ送受信制御を行う。回線対応部７は、回線から受
信したピッ）−シリアルなデータを所定単位数の文字に
組立てて回線制御部８へ転送したシ、上記とは逆に回線
制御部８から受領した文字をビット単位に分解してビッ
ト・シリアルカデータとして回線へ送出する制御や、上
記プログラムのもとにモデムの制御及び監視を行う。自
己回線折返回路９はモデム・インタフェース信号線の制
御回路と監視回路とを含むデータ送受信回路をそれぞれ
各信号が互に対応することを利用して相互接続する回路
である。
制御を司どり、記憶部４は中央処理装置１から受領１７
た送信データあるいは回線からの受信データを回線対応
に格納するデータ格納部を有する。まだ演算部６は制御
メモリ５内に格納されているプログラムを解読して実行
するプロセッサであるが、その処理プログラム例につい
ては第４図を参照して後述する。回線制御部８ば、回線
毎の初期設定や回線対応部７からの処理要求を走査し、
データ送受信制御を行う。回線対応部７は、回線から受
信したピッ）−シリアルなデータを所定単位数の文字に
組立てて回線制御部８へ転送したシ、上記とは逆に回線
制御部８から受領した文字をビット単位に分解してビッ
ト・シリアルカデータとして回線へ送出する制御や、上
記プログラムのもとにモデムの制御及び監視を行う。自
己回線折返回路９はモデム・インタフェース信号線の制
御回路と監視回路とを含むデータ送受信回路をそれぞれ
各信号が互に対応することを利用して相互接続する回路
である。
次に、第２図および第３図を参照しつつその動作を説明
する。
する。
まず、中央処理装置１からテスト指令が出されると、通
信制御装置２は上記プログラムによりモデム・インタフ
ェース信号線の制御回路と監視回路とのテストヲ行う。
信制御装置２は上記プログラムによりモデム・インタフ
ェース信号線の制御回路と監視回路とのテストヲ行う。
第３図に示される如く、信号線ＳＤ、ＲＤは送受信回路
に対応するもの、ＥＲ，Ｒ８は制御回路に対応するもの
、ＤＲ１Ｃ８，ＣＤは監視回路に対応するものであるが
、ＳＤとＲＤと、ＥＲとＤＲと、Ｒ８とＣ８Ｘ ＣＤと
は一対の機能を持つもので、第３図図示の如く自己回線
折返回路により各信号線を折返接続することによって、
正常時にはＥＲオンでＤＲオンし、ＲＳオンでＣ８とＣ
Ｄとがオンすることから、正常状態を確認できる。ここ
でＤＲ１Ｃ８，ＣＤのいずれかがオンにならなければモ
デム・インタフェースエラーの旨のメモをする。そして
、該モデム・インタフェースが正常であることを確認し
た上で、第２図図示データＡ、Ｂ、Ｃ・・・・・・の如
く折返し試験を行なう。
に対応するもの、ＥＲ，Ｒ８は制御回路に対応するもの
、ＤＲ１Ｃ８，ＣＤは監視回路に対応するものであるが
、ＳＤとＲＤと、ＥＲとＤＲと、Ｒ８とＣ８Ｘ ＣＤと
は一対の機能を持つもので、第３図図示の如く自己回線
折返回路により各信号線を折返接続することによって、
正常時にはＥＲオンでＤＲオンし、ＲＳオンでＣ８とＣ
Ｄとがオンすることから、正常状態を確認できる。ここ
でＤＲ１Ｃ８，ＣＤのいずれかがオンにならなければモ
デム・インタフェースエラーの旨のメモをする。そして
、該モデム・インタフェースが正常であることを確認し
た上で、第２図図示データＡ、Ｂ、Ｃ・・・・・・の如
く折返し試験を行なう。
第４図は本発明における機能をフローチャートで示した
ものであり、上記モデム・インタフェースの試験の後に
、プログラムは、中央処理装置Ｗ１に対してデータ転送
要求を出し、データを受領すると記憶部４０回線対応領
域の送ｌＢｉ側に格納して文字処理要求を待つ。当該回
線に対応して送信文字処理要求が出ると、データを送出
し、次のデータがあるかをチェックして再び文字処理要
求を待つ。文字処理要求には、送信側と受信側があシ、
送出した文字が自己回線折返し回路例えば９−０ヲ経由
して受信するまでには遅延時間があシ、必ずしも次の文
字処理要求は受信文字処理要求とけ限らないが、２文字
目以降の送信文字処理については上記動作が繰返される
ので説明を省略する。次に当該回線に対応して受信文字
処理要求が出た場合について説明する。
ものであり、上記モデム・インタフェースの試験の後に
、プログラムは、中央処理装置Ｗ１に対してデータ転送
要求を出し、データを受領すると記憶部４０回線対応領
域の送ｌＢｉ側に格納して文字処理要求を待つ。当該回
線に対応して送信文字処理要求が出ると、データを送出
し、次のデータがあるかをチェックして再び文字処理要
求を待つ。文字処理要求には、送信側と受信側があシ、
送出した文字が自己回線折返し回路例えば９−０ヲ経由
して受信するまでには遅延時間があシ、必ずしも次の文
字処理要求は受信文字処理要求とけ限らないが、２文字
目以降の送信文字処理については上記動作が繰返される
ので説明を省略する。次に当該回線に対応して受信文字
処理要求が出た場合について説明する。
受信文字処理要求が出ると、受信したデータを記憶部４
の回線対応領域の受信側に格納するとともに、記憶部の
回線対応領域の送信側にある第Ｎ文字目のデータと比較
する。受信側ではカウンター等の手段によ）、上記受信
したデータが先に送信した送信データ中の第何文字目で
あるかを確認しており、上記第Ｎ文字目のデータとの比
較を正ニジく行なわせることは言うまでもない。
の回線対応領域の受信側に格納するとともに、記憶部の
回線対応領域の送信側にある第Ｎ文字目のデータと比較
する。受信側ではカウンター等の手段によ）、上記受信
したデータが先に送信した送信データ中の第何文字目で
あるかを確認しており、上記第Ｎ文字目のデータとの比
較を正ニジく行なわせることは言うまでもない。
比較結果が異常の場合、比較エラーをメモして次のステ
ップへ進む。
ップへ進む。
以下、前記送受信動作が繰返され、最終データの比較が
確認されてからエラーの有無をチェックして、しかるべ
き診断結果を中央処理装置１に報告する。
確認されてからエラーの有無をチェックして、しかるべ
き診断結果を中央処理装置１に報告する。
また、中央処理装置１に対してエラーを報告した場合に
は、第２図（Ｂ）図示の如くセンス指令によシそのエラ
ーの内容を報告することは言うまでもない。
は、第２図（Ｂ）図示の如くセンス指令によシそのエラ
ーの内容を報告することは言うまでもない。
なお上記において、調歩同期式インタフェースの場合に
ついて説明したが、同様にして同期式の場合やインタフ
ェースの場合へ拡張できることは言うまでもない。
ついて説明したが、同様にして同期式の場合やインタフ
ェースの場合へ拡張できることは言うまでもない。
以上説明した如く、本発明によれば、回線単位でモデム
嚇インタフェース信号線の制御−監視及びデータの送受
信制御機能の動作確認全通信制御装置が内蔵する機能に
よって行うことができる。
嚇インタフェース信号線の制御−監視及びデータの送受
信制御機能の動作確認全通信制御装置が内蔵する機能に
よって行うことができる。
このため、１つの回線の外に伝送制御手順や通信速度々
どを同一とした他の回線を用意したシ、中央処理装置に
よって送受信データの比較を行なわ、せたシするような
ことがなくなり、各回線毎に全二重・半二重通信を含め
たハードウェアの診断を可能としている。
どを同一とした他の回線を用意したシ、中央処理装置に
よって送受信データの比較を行なわ、せたシするような
ことがなくなり、各回線毎に全二重・半二重通信を含め
たハードウェアの診断を可能としている。
第１図は通信制御装置の一実施例全体構成図、第２図は
本発明によって試験を行なう一実施例りイム・チャート
であって第２図（５）は正常時の動作を表わしかつ第２
図（Ｂ）は異常時の動作を表わす。 第３図は調歩同期式の場合における自己回線折返し回路
の一実施例折返し態様を説明する説明図、第４図は本発
明における制御メモリ上に用意される機能全表わす一実
施例フローチャートを示す。 図中、１は中央処理装置、２は通信制御装置、３はイン
タフェース制御部、４は記憶部、５は制御メモリ、６は
演算部、７は回線対応部、８は回線制御部、９は自己回
線折返し回路、１０は回線を表わす。 特許出願人 富士通株式会社 代理人 弁理士 森１）寛 １１−
本発明によって試験を行なう一実施例りイム・チャート
であって第２図（５）は正常時の動作を表わしかつ第２
図（Ｂ）は異常時の動作を表わす。 第３図は調歩同期式の場合における自己回線折返し回路
の一実施例折返し態様を説明する説明図、第４図は本発
明における制御メモリ上に用意される機能全表わす一実
施例フローチャートを示す。 図中、１は中央処理装置、２は通信制御装置、３はイン
タフェース制御部、４は記憶部、５は制御メモリ、６は
演算部、７は回線対応部、８は回線制御部、９は自己回
線折返し回路、１０は回線を表わす。 特許出願人 富士通株式会社 代理人 弁理士 森１）寛 １１−
Claims (1)
- 回線に対応する回線料・御語を格納する記憶部、制御メ
モリの内容にもとづいて処理を行なう演算部、中央処理
装置との間での情報転送制御を行なうインタフェース制
御部、回線に対応してもうけられ文字の組立て分解を行
なう回線対応部、該各回線対応部からの処理要求を走査
してデータ送受信制御を行なう回線制御部を有し、端末
装置との間でのデータ送受信制御を行なう通信制御装置
において、各回線毎にモデム・インタフェース信号線の
制御回路と監視回路とを含むデータ送受信回路を相互接
続する自己回線折返し回路をもうけると共に、上記記憶
部上に各回線毎に送信データと受信データとを夫々格納
するデータ格納部をもうけ、かつ上記制御メモリ上に上
記記憶部上の送信データと受信データとを比較する比較
処理機能をもうけ、上記中央処理装置からのテスト指令
によシ、起動されて上記モデム・インタフェース信号線
の制御・監視を行ない、次いで上記中央処理装置から受
取った送信データを上記データ格納部に格納すると共に
順次上記送受信回路中の送信回路から送出し、上記折返
し回路を経由して当該送信データを受信データとして受
信して上記データ格納部に格納されている送信データと
の比較を行なうよう構成され、上記モデム・インタフェ
ース信号線の制御・監視の結果と上記比較結果とを上記
中央処理装置側に通知するようにしたことを特徴とする
通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154510A JPS5854765A (ja) | 1981-09-29 | 1981-09-29 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154510A JPS5854765A (ja) | 1981-09-29 | 1981-09-29 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854765A true JPS5854765A (ja) | 1983-03-31 |
Family
ID=15585819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154510A Pending JPS5854765A (ja) | 1981-09-29 | 1981-09-29 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854765A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01317324A (ja) * | 1988-06-20 | 1989-12-22 | Mitsubishi Agricult Mach Co Ltd | 乗用型苗植付け機における動力減速機構 |
-
1981
- 1981-09-29 JP JP56154510A patent/JPS5854765A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01317324A (ja) * | 1988-06-20 | 1989-12-22 | Mitsubishi Agricult Mach Co Ltd | 乗用型苗植付け機における動力減速機構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| US5058056A (en) | Workstation takeover control | |
| US4979108A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JPH0560701B2 (ja) | ||
| JPS60144851A (ja) | チヤネル制御装置 | |
| JP2996440B2 (ja) | データ処理システムの診断方式 | |
| JPS5854765A (ja) | 通信制御装置 | |
| JP2827713B2 (ja) | 二重化装置 | |
| JP3127941B2 (ja) | 二重化装置 | |
| JPH0226253B2 (ja) | ||
| JP2718763B2 (ja) | 自己診断起動方式 | |
| JP2707663B2 (ja) | メツセージ転送チエツク方式 | |
| JP3263932B2 (ja) | データ伝送装置 | |
| JPS63142741A (ja) | 二重制御システム | |
| JPH0159781B2 (ja) | ||
| JPS58111545A (ja) | 伝送路の監視方式 | |
| JPS6260860B2 (ja) | ||
| JPS63294148A (ja) | 伝送制御装置 | |
| JPH1023046A (ja) | ポーリング式監視方法 | |
| JPS5922973B2 (ja) | バス・ビジ−信号発生方式 | |
| JPH0635816A (ja) | マルチｃｐｕシステム | |
| JPS60245348A (ja) | 伝送制御システムの診断方法 | |
| JPH04294657A (ja) | 通信装置の試験方式 | |
| JPS6324745A (ja) | 信号伝送路診断方法 | |
| JPS62220031A (ja) | 系間通信システム |