JPH0635816A - マルチｃｐｕシステム - Google Patents
マルチｃｐｕシステムInfo
- Publication number
- JPH0635816A JPH0635816A JP4190871A JP19087192A JPH0635816A JP H0635816 A JPH0635816 A JP H0635816A JP 4190871 A JP4190871 A JP 4190871A JP 19087192 A JP19087192 A JP 19087192A JP H0635816 A JPH0635816 A JP H0635816A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- cpu
- data
- system bus
- bus interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 マルチＣＰＵシステムにおいて、請求型デー
タの送信時間を監視することにより、データ転送中の送
信側で発生した障害を当該送信側ＣＰＵカードで検出可
能にする。 【構成】 各ＣＰＵカードのシステムバス・インターフ
ェースにデータ送信時間を監視する回路１３１を設け、
請求型データ転送を行う場合、受信許可を受け取った
後、監視時間を経過しても全データの送信が終了しない
ときには、システムバス・インターフェースを監視時間
超過による送信完了の状態にする。この結果、自らのカ
ードの送信状態が保持されることを防止でき、速やかに
次のデータ送受信動作へ移行できる。
タの送信時間を監視することにより、データ転送中の送
信側で発生した障害を当該送信側ＣＰＵカードで検出可
能にする。 【構成】 各ＣＰＵカードのシステムバス・インターフ
ェースにデータ送信時間を監視する回路１３１を設け、
請求型データ転送を行う場合、受信許可を受け取った
後、監視時間を経過しても全データの送信が終了しない
ときには、システムバス・インターフェースを監視時間
超過による送信完了の状態にする。この結果、自らのカ
ードの送信状態が保持されることを防止でき、速やかに
次のデータ送受信動作へ移行できる。
Description
【０００１】
【産業上の利用分野】本発明は、システムバスインター
フェースを介してシステムバスに複数のＣＰＵカードが
接続されると共に、このシステムバスを介し複数のＣＰ
Ｕカード間のデータ転送を行うマルチＣＰＵシステムに
関する。
フェースを介してシステムバスに複数のＣＰＵカードが
接続されると共に、このシステムバスを介し複数のＣＰ
Ｕカード間のデータ転送を行うマルチＣＰＵシステムに
関する。
【０００２】
【従来の技術】従来のこの種のマルチＣＰＵシステムの
構成を図５に示す。同図において、１〜ｎはＣＰＵカー
ド、１０００はＣＰＵカード１〜ｎを接続するシステム
バスであり、米国電気・電子技術者会議（Ｔｈｅ Ｉｎ
ｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ
Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｎｅｅｒｓ Ｉｎ
ｃ、以下ＩＥＥＥ）で規格化されたＩＥＥＥスタンダー
ド１２９６に示されるシステムバスである。また、１０
1 〜１０n はＣＰＵカード１〜ｎ内のＣＰＵ、１１1 〜
１１n はＣＰＵカード１〜ｎ内のメモリ、１２1 〜１２
n はＣＰＵカード１〜ｎ内のローカルバス、１３1 〜１
３n はＣＰＵカード１〜ｎとシステムバス１０００との
インターフェースを司る例えばＩｎｔｅｌ社製の通信Ｉ
Ｃ「８２３８９」で実現されるシステムバス・インター
フェースである。また、１３１1 〜１３１n は上記シス
テムバス・インターフェース１３1 〜１３n においてＩ
ＥＥＥスタンダード１２９６に示される請求型データ転
送の送信要求メッセージに対する応答時間を監視する請
求型出力フェイル・セーフ・カウンタと呼称される送信
応答時間監視回路、１３２1 〜１３２n は上記システム
バス・インターフェース１３1 〜１３n においてＩＥＥ
Ｅスタンダード１２９６に示される請求型データ転送の
受信許可メッセージから全データ受信完了までの時間を
監視する請求型入力フェイル・セーフ・カウンタと呼称
される受信時間監視回路、１４1 〜１４nはＣＰＵ１０1
〜１０n からの設定によりメモリ１１1 〜１１n とシ
ステムバス・インターフェース１３1 〜１３n 間をＣＰ
Ｕ１０1 〜１０n を介さずに直接データ転送するＤＡＭ
である。
構成を図５に示す。同図において、１〜ｎはＣＰＵカー
ド、１０００はＣＰＵカード１〜ｎを接続するシステム
バスであり、米国電気・電子技術者会議（Ｔｈｅ Ｉｎ
ｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ
Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｎｅｅｒｓ Ｉｎ
ｃ、以下ＩＥＥＥ）で規格化されたＩＥＥＥスタンダー
ド１２９６に示されるシステムバスである。また、１０
1 〜１０n はＣＰＵカード１〜ｎ内のＣＰＵ、１１1 〜
１１n はＣＰＵカード１〜ｎ内のメモリ、１２1 〜１２
n はＣＰＵカード１〜ｎ内のローカルバス、１３1 〜１
３n はＣＰＵカード１〜ｎとシステムバス１０００との
インターフェースを司る例えばＩｎｔｅｌ社製の通信Ｉ
Ｃ「８２３８９」で実現されるシステムバス・インター
フェースである。また、１３１1 〜１３１n は上記シス
テムバス・インターフェース１３1 〜１３n においてＩ
ＥＥＥスタンダード１２９６に示される請求型データ転
送の送信要求メッセージに対する応答時間を監視する請
求型出力フェイル・セーフ・カウンタと呼称される送信
応答時間監視回路、１３２1 〜１３２n は上記システム
バス・インターフェース１３1 〜１３n においてＩＥＥ
Ｅスタンダード１２９６に示される請求型データ転送の
受信許可メッセージから全データ受信完了までの時間を
監視する請求型入力フェイル・セーフ・カウンタと呼称
される受信時間監視回路、１４1 〜１４nはＣＰＵ１０1
〜１０n からの設定によりメモリ１１1 〜１１n とシ
ステムバス・インターフェース１３1 〜１３n 間をＣＰ
Ｕ１０1 〜１０n を介さずに直接データ転送するＤＡＭ
である。
【０００３】また図６は、ＩＥＥＥスタンダード１２９
６において請求型メッセージと呼称されるＣＰＵカード
間のデータ転送の手順を示すシーケンス図である。ここ
で、（ａ）は送信応答時間監視回路１３１1 〜１３１n
の監視対象となる送信応答時間の範囲、（ｂ）は受信時
間監視回路１３２1 〜１３２n の監視対象となる受信時
間の範囲をそれぞれ示し、これらの回路の監視時間は各
々十分長くく設定され、ＣＰＵの処理やデータ転送に関
わる部品に障害が生じない限りは時間超過が検出されな
いようになっている。
６において請求型メッセージと呼称されるＣＰＵカード
間のデータ転送の手順を示すシーケンス図である。ここ
で、（ａ）は送信応答時間監視回路１３１1 〜１３１n
の監視対象となる送信応答時間の範囲、（ｂ）は受信時
間監視回路１３２1 〜１３２n の監視対象となる受信時
間の範囲をそれぞれ示し、これらの回路の監視時間は各
々十分長くく設定され、ＣＰＵの処理やデータ転送に関
わる部品に障害が生じない限りは時間超過が検出されな
いようになっている。
【０００４】図６のシーケンス図に基づき従来のマルチ
ＣＰＵシステムの動作を説明する。なお、ここでは送信
側をＣＰＵカード１とし、受信側をＣＰＵカードｎとし
た場合について説明する。ＣＰＵカード１からＣＰＵカ
ードｎへデータを送信する場合、まずＣＰＵ１０1 はシ
ステムバス・インターフェース１３1 を介して請求型送
信要求メッセージを受信側であるＣＰＵカードｎへ送信
すると共に、送信データのアドレスをＤＭＡ１４1 に設
定する。この送信要求メッセージが送られるＣＰＵカー
ドｎでは、システムバス・インターフェース１３n を介
しＣＰＵ１０n により送信要求メッセージが受信され、
この送信要求に対する応答として請求型受信許可メッセ
ージを送信側のＣＰＵ１０1 へ送ると共に、受信するデ
ータのアドレスをＤＭＡ１４n に設定する。
ＣＰＵシステムの動作を説明する。なお、ここでは送信
側をＣＰＵカード１とし、受信側をＣＰＵカードｎとし
た場合について説明する。ＣＰＵカード１からＣＰＵカ
ードｎへデータを送信する場合、まずＣＰＵ１０1 はシ
ステムバス・インターフェース１３1 を介して請求型送
信要求メッセージを受信側であるＣＰＵカードｎへ送信
すると共に、送信データのアドレスをＤＭＡ１４1 に設
定する。この送信要求メッセージが送られるＣＰＵカー
ドｎでは、システムバス・インターフェース１３n を介
しＣＰＵ１０n により送信要求メッセージが受信され、
この送信要求に対する応答として請求型受信許可メッセ
ージを送信側のＣＰＵ１０1 へ送ると共に、受信するデ
ータのアドレスをＤＭＡ１４n に設定する。
【０００５】一方、ＣＰＵカードｎから受信許可メッセ
ージを受け取ったＣＰＵカード１側では、ＣＰＵ１０1
の処理を介さずに、直接システムバス・インターフェー
ス１３1 がＤＭＡ１４1 に指示してメモリ１１1 から請
求型データを読みださせ、受信側のＣＰＵカードｎへ送
信する。この請求型データを受信した受信側ＣＰＵカー
ドｎにおいても、同様にＣＰＵ１０n の処理を介さず
に、システムバス・インターフェース１３n がＤＭＡ１
４n に指示してメモリ１１n へデータの書き込みを行わ
せる。そして全データの転送が終了すると、ＣＰＵ１０
1 に対してはデータ送信が正常終了したことが、またＣ
ＰＵ１０n に対してはデータ受信が正常終了したことが
それぞれのシステムバス・インターフェースの状態とし
て示される。
ージを受け取ったＣＰＵカード１側では、ＣＰＵ１０1
の処理を介さずに、直接システムバス・インターフェー
ス１３1 がＤＭＡ１４1 に指示してメモリ１１1 から請
求型データを読みださせ、受信側のＣＰＵカードｎへ送
信する。この請求型データを受信した受信側ＣＰＵカー
ドｎにおいても、同様にＣＰＵ１０n の処理を介さず
に、システムバス・インターフェース１３n がＤＭＡ１
４n に指示してメモリ１１n へデータの書き込みを行わ
せる。そして全データの転送が終了すると、ＣＰＵ１０
1 に対してはデータ送信が正常終了したことが、またＣ
ＰＵ１０n に対してはデータ受信が正常終了したことが
それぞれのシステムバス・インターフェースの状態とし
て示される。
【０００６】ここで、請求型送信要求メッセージに対し
て、送信応答監視時間以上経過しても受信側のＣＰＵカ
ードｎから応答が検出されない場合、送信応答時間監視
回路１３１1 は、監視時間が経過したことにより、シス
テムバス・インターフェース１３1 を請求型送信が終了
したという状態に設定する。また、受信許可メッセージ
を受け取ってデータ転送が開始され、システムバス・イ
ンターフェース１３1 がデータを送信した際に、システ
ムバス１０００上でパリティエラー等が生じた場合や受
信側のＣＰＵカードｎがデータを受信できなくなった場
合には、システムバス・インターフェース１３1 はシス
テムバス１０００上の信号からこれを検出し、パリティ
エラーや受信不能によって請求型送信が終了したという
状態に設定する。
て、送信応答監視時間以上経過しても受信側のＣＰＵカ
ードｎから応答が検出されない場合、送信応答時間監視
回路１３１1 は、監視時間が経過したことにより、シス
テムバス・インターフェース１３1 を請求型送信が終了
したという状態に設定する。また、受信許可メッセージ
を受け取ってデータ転送が開始され、システムバス・イ
ンターフェース１３1 がデータを送信した際に、システ
ムバス１０００上でパリティエラー等が生じた場合や受
信側のＣＰＵカードｎがデータを受信できなくなった場
合には、システムバス・インターフェース１３1 はシス
テムバス１０００上の信号からこれを検出し、パリティ
エラーや受信不能によって請求型送信が終了したという
状態に設定する。
【０００７】一方、送信側ＣＰＵカード１からデータが
転送されなくなった場合、受信側のＣＰＵカードｎで
は、受信時間監視回路１３２n により監視時間が超えた
ことが検出され、この場合システムバス・インターフェ
ース１３n を請求型受信が終了したという状態に設定す
る。このように各々の監視回路は、当該のＣＰＵカード
がデータ転送の相手となるＣＰＵカードの障害によって
その状態が保持されて以降のデータ転送ができなくなる
ことを防止している。
転送されなくなった場合、受信側のＣＰＵカードｎで
は、受信時間監視回路１３２n により監視時間が超えた
ことが検出され、この場合システムバス・インターフェ
ース１３n を請求型受信が終了したという状態に設定す
る。このように各々の監視回路は、当該のＣＰＵカード
がデータ転送の相手となるＣＰＵカードの障害によって
その状態が保持されて以降のデータ転送ができなくなる
ことを防止している。
【０００８】
【発明が解決しようとする課題】従来の送信応答時間監
視回路は、受信側ＣＰＵカードｎからの受信許可メッセ
ージを受け取ると監視を中止すると共に、データ転送中
にシステムバス・インターフェース１３1 から送られる
データにパリティエラーが生じたり、データの受信が不
能になった場合にはこれを検出して送信を終了すること
ができる。しかしながら、データ転送中に送信側ＣＰＵ
カード１内に障害が発生してシステムバス・インターフ
ェース１３1 から全て或いは一部のデータが送信されな
くなった場合、請求型送信状態が保持され続けるのを防
ぐため、ＣＰＵカードｎの受信時間監視回路１３２n に
より受信時間の超過を検出して、ＣＰＵ１０n がＣＰＵ
１０1 に対しシステムバス１０００を介して障害の旨を
知らせ、システムバス・インターフェース１３1 を解放
し、次のデータ送受信に備えるようにしている。このた
め、ＣＰＵ１０n における処理が複雑になると共に、送
信側ＣＰＵ１０1 に対して障害を通知するための特別の
メッセージの作成、或いはこのための専用の信号を設け
なければならず、システムの構成が複雑化し、この結
果、障害時に当該システムバス・インターフェースの送
信状態を速やかに終了させることができないという問題
があった。
視回路は、受信側ＣＰＵカードｎからの受信許可メッセ
ージを受け取ると監視を中止すると共に、データ転送中
にシステムバス・インターフェース１３1 から送られる
データにパリティエラーが生じたり、データの受信が不
能になった場合にはこれを検出して送信を終了すること
ができる。しかしながら、データ転送中に送信側ＣＰＵ
カード１内に障害が発生してシステムバス・インターフ
ェース１３1 から全て或いは一部のデータが送信されな
くなった場合、請求型送信状態が保持され続けるのを防
ぐため、ＣＰＵカードｎの受信時間監視回路１３２n に
より受信時間の超過を検出して、ＣＰＵ１０n がＣＰＵ
１０1 に対しシステムバス１０００を介して障害の旨を
知らせ、システムバス・インターフェース１３1 を解放
し、次のデータ送受信に備えるようにしている。このた
め、ＣＰＵ１０n における処理が複雑になると共に、送
信側ＣＰＵ１０1 に対して障害を通知するための特別の
メッセージの作成、或いはこのための専用の信号を設け
なければならず、システムの構成が複雑化し、この結
果、障害時に当該システムバス・インターフェースの送
信状態を速やかに終了させることができないという問題
があった。
【０００９】したがって本発明は、データの転送中にデ
ータが送信されなくなった場合、他のＣＰＵカードから
の障害通知がなくても当該ＣＰＵカードのシステムバス
・インターフェースのみで障害を検出して送信状態を終
了させ、以降の請求型データ送信を可能にすることを目
的とする。
ータが送信されなくなった場合、他のＣＰＵカードから
の障害通知がなくても当該ＣＰＵカードのシステムバス
・インターフェースのみで障害を検出して送信状態を終
了させ、以降の請求型データ送信を可能にすることを目
的とする。
【００１０】
【課題を解決するための手段】このような課題を解決す
るために本発明は、正常なデータ送信に要する時間より
も長く定めた監視時間でデータ送信を監視する送信時間
監視手段を備え、システムバス上を転送されるデータの
パリティエラーや受信側ＣＰＵカードの受信不能が検出
されないにもかかわらず、上記監視時間を経過しても全
データの転送が終了しない場合はシステムバス・インタ
ーフェースの状態を監視時間超過による送信終了状態に
設定するようにしたものである。
るために本発明は、正常なデータ送信に要する時間より
も長く定めた監視時間でデータ送信を監視する送信時間
監視手段を備え、システムバス上を転送されるデータの
パリティエラーや受信側ＣＰＵカードの受信不能が検出
されないにもかかわらず、上記監視時間を経過しても全
データの転送が終了しない場合はシステムバス・インタ
ーフェースの状態を監視時間超過による送信終了状態に
設定するようにしたものである。
【００１１】
【作用】したがって、送信側ＣＰＵカードでは、受信側
ＣＰＵカードから障害通知を受信しなくても、自らの送
信における障害を検出することができ、確実かつ速やか
に送信状態を終了することができる。さらに受信側ＣＰ
Ｕカードでは、送信側ＣＰＵカードの障害を検出した場
合、送信側ＣＰＵカードに対する障害の通知やこの障害
通知が正しく受け付けられたか否かの確認等が不要とな
り処理が簡単になる。
ＣＰＵカードから障害通知を受信しなくても、自らの送
信における障害を検出することができ、確実かつ速やか
に送信状態を終了することができる。さらに受信側ＣＰ
Ｕカードでは、送信側ＣＰＵカードの障害を検出した場
合、送信側ＣＰＵカードに対する障害の通知やこの障害
通知が正しく受け付けられたか否かの確認等が不要とな
り処理が簡単になる。
【００１２】
【実施例】以下、本発明について図面を参照して説明す
る。図１は、本発明に係るマルチＣＰＵシステムの一実
施例を示すブロック図である。同図において、図５に示
す従来のブロック図と同等部分は同一符号を付してその
説明を省略する。即ち、図１に示す構成は、図５に示す
従来の構成に対し、各ＣＰＵカード１〜ｎ内のシステム
バス・インターフェース１３1 〜１３n にそれぞれデー
タ送信時間監視回路１３３1 〜１３３n を付加したもの
である。
る。図１は、本発明に係るマルチＣＰＵシステムの一実
施例を示すブロック図である。同図において、図５に示
す従来のブロック図と同等部分は同一符号を付してその
説明を省略する。即ち、図１に示す構成は、図５に示す
従来の構成に対し、各ＣＰＵカード１〜ｎ内のシステム
バス・インターフェース１３1 〜１３n にそれぞれデー
タ送信時間監視回路１３３1 〜１３３n を付加したもの
である。
【００１３】この送信時間監視回路１３３1 〜１３３n
は、受信側ＣＰＵカードへデータ転送を行う場合に、送
信要求メッセージの送信に対する受信側ＣＰＵカードか
らの受信許可メッセージを受け取ってから全データ送信
の完了に至るまでの時間を監視するものであり、システ
ムバス上を転送されるデータのパリティエラーや受信側
ＣＰＵカードの受信不能が発生していないにもかかわら
ず、データ送信に要する時間より長い監視時間が超過し
たことを検出すると、システムバス・インターフェース
の状態を監視時間超過によるデータ送信終了とするもの
である。
は、受信側ＣＰＵカードへデータ転送を行う場合に、送
信要求メッセージの送信に対する受信側ＣＰＵカードか
らの受信許可メッセージを受け取ってから全データ送信
の完了に至るまでの時間を監視するものであり、システ
ムバス上を転送されるデータのパリティエラーや受信側
ＣＰＵカードの受信不能が発生していないにもかかわら
ず、データ送信に要する時間より長い監視時間が超過し
たことを検出すると、システムバス・インターフェース
の状態を監視時間超過によるデータ送信終了とするもの
である。
【００１４】次に図２は、請求型メッセージと呼称され
るＣＰＵカード間のデータ転送の手順を示すシーケンス
図である。ここで、（ａ）は送信応答時間監視回路１３
１1 〜１３１n の監視対象となる送信応答時間の範囲、
（ｂ）は受信時間監視回路１３２1 〜１３２n の監視対
象となる受信時間の範囲、また（ｃ）はデータ送信時間
監視回路１３３1 〜１３３n の監視対象となるデータ送
信時間の範囲をそれぞれ示している。
るＣＰＵカード間のデータ転送の手順を示すシーケンス
図である。ここで、（ａ）は送信応答時間監視回路１３
１1 〜１３１n の監視対象となる送信応答時間の範囲、
（ｂ）は受信時間監視回路１３２1 〜１３２n の監視対
象となる受信時間の範囲、また（ｃ）はデータ送信時間
監視回路１３３1 〜１３３n の監視対象となるデータ送
信時間の範囲をそれぞれ示している。
【００１５】図２のシーケンス図に基づきマルチＣＰＵ
システムの動作を説明する。なお、各ＣＰＵカードの構
成は何れも同様構成であり、ここでは送信側をＣＰＵカ
ード１とし、受信側をＣＰＵカードｎとした場合の動作
例について説明する。ＣＰＵカード１からＣＰＵカード
ｎへデータを送信する場合、まずＣＰＵ１０1 はシステ
ムバス・インターフェース１３1 を介して請求型送信要
求メッセージを受信側であるＣＰＵカードｎへ送信する
と共に、送信データのアドレスをＤＭＡ１４1 に設定す
る。この送信要求メッセージが送られるＣＰＵカードｎ
では、システムバス・インターフェース１３n を介しＣ
ＰＵ１０n により送信要求メッセージが受信され、この
送信要求に対する応答として請求型受信許可メッセージ
を送信側のＣＰＵ１０1 へ送ると共に、受信するデータ
のアドレスをＤＭＡ１４n に設定する。
システムの動作を説明する。なお、各ＣＰＵカードの構
成は何れも同様構成であり、ここでは送信側をＣＰＵカ
ード１とし、受信側をＣＰＵカードｎとした場合の動作
例について説明する。ＣＰＵカード１からＣＰＵカード
ｎへデータを送信する場合、まずＣＰＵ１０1 はシステ
ムバス・インターフェース１３1 を介して請求型送信要
求メッセージを受信側であるＣＰＵカードｎへ送信する
と共に、送信データのアドレスをＤＭＡ１４1 に設定す
る。この送信要求メッセージが送られるＣＰＵカードｎ
では、システムバス・インターフェース１３n を介しＣ
ＰＵ１０n により送信要求メッセージが受信され、この
送信要求に対する応答として請求型受信許可メッセージ
を送信側のＣＰＵ１０1 へ送ると共に、受信するデータ
のアドレスをＤＭＡ１４n に設定する。
【００１６】一方、ＣＰＵカードｎから受信許可メッセ
ージを受け取ったＣＰＵカード１側では、ＣＰＵ１０1
の処理を介さずに、直接システムバス・インターフェー
ス１３1 がＤＭＡ１４1 に指示してメモリ１１1 から請
求型データを読みださせ、受信側のＣＰＵカードｎへ送
信する。この請求型データを受信した受信側ＣＰＵカー
ドｎにおいても、同様にＣＰＵ１０n の処理を介さず
に、システムバス・インターフェース１３n がＤＭＡ１
４ n に指示してメモリ１１n へデータの書き込みを行わ
せる。そして全データの転送が終了すると、ＣＰＵ１０
1 に対してはデータ送信が正常終了したことが、またＣ
ＰＵ１０n に対してはデータ受信が正常終了したことが
それぞれのシステムバス・インターフェースの状態とし
て示される。ここで、請求型送信要求メッセージに対し
て、送信応答監視時間以上経過しても受信側のＣＰＵカ
ードｎから応答が検出されない場合、送信応答時間監視
回路１３１1 は、監視時間が経過したことにより、シス
テムバス・インターフェース１３1 を請求型送信が終了
したという状態に設定する。
ージを受け取ったＣＰＵカード１側では、ＣＰＵ１０1
の処理を介さずに、直接システムバス・インターフェー
ス１３1 がＤＭＡ１４1 に指示してメモリ１１1 から請
求型データを読みださせ、受信側のＣＰＵカードｎへ送
信する。この請求型データを受信した受信側ＣＰＵカー
ドｎにおいても、同様にＣＰＵ１０n の処理を介さず
に、システムバス・インターフェース１３n がＤＭＡ１
４ n に指示してメモリ１１n へデータの書き込みを行わ
せる。そして全データの転送が終了すると、ＣＰＵ１０
1 に対してはデータ送信が正常終了したことが、またＣ
ＰＵ１０n に対してはデータ受信が正常終了したことが
それぞれのシステムバス・インターフェースの状態とし
て示される。ここで、請求型送信要求メッセージに対し
て、送信応答監視時間以上経過しても受信側のＣＰＵカ
ードｎから応答が検出されない場合、送信応答時間監視
回路１３１1 は、監視時間が経過したことにより、シス
テムバス・インターフェース１３1 を請求型送信が終了
したという状態に設定する。
【００１７】また、受信許可メッセージを受け取ってデ
ータ転送が開始された後、送信側ＣＰＵカード１の障害
によってシステムバスインターフェース１３1 からデー
タが送信されなくなった場合、データ送信時間監視回路
１３３1 において監視時間超過を検出し、これによりシ
ステムバスインターフェース１３1 を請求型データ送信
が終了したという状態にする。また、システムバス・イ
ンターフェース１３1がデータを送信した際に、システ
ムバス１０００上でパリティエラー等が生じた場合や受
信側のＣＰＵカードｎがデータを受信できなくなった場
合には、システムバス・インターフェース１３1 はシス
テムバス１０００上の信号からこれを検出し、パリティ
エラーや受信不能によって請求型送信が終了したという
状態に設定する。
ータ転送が開始された後、送信側ＣＰＵカード１の障害
によってシステムバスインターフェース１３1 からデー
タが送信されなくなった場合、データ送信時間監視回路
１３３1 において監視時間超過を検出し、これによりシ
ステムバスインターフェース１３1 を請求型データ送信
が終了したという状態にする。また、システムバス・イ
ンターフェース１３1がデータを送信した際に、システ
ムバス１０００上でパリティエラー等が生じた場合や受
信側のＣＰＵカードｎがデータを受信できなくなった場
合には、システムバス・インターフェース１３1 はシス
テムバス１０００上の信号からこれを検出し、パリティ
エラーや受信不能によって請求型送信が終了したという
状態に設定する。
【００１８】一方、送信側ＣＰＵカード１からデータが
転送されなくなった場合、受信側のＣＰＵカードｎで
は、受信時間監視回路１３２n により監視時間が超えた
ことが検出され、この場合システムバス・インターフェ
ース１３n を請求型受信が終了したという状態に設定す
る。このように各々の監視回路は、当該のＣＰＵカード
がデータ転送の相手となるＣＰＵカードの障害によって
その状態が保持されて以降のデータ転送ができなくなる
ことを防止すると共に、他のＣＰＵカードから障害が通
知されなくても自らのＣＰＵカードの障害を検出しこれ
に対処することができる。
転送されなくなった場合、受信側のＣＰＵカードｎで
は、受信時間監視回路１３２n により監視時間が超えた
ことが検出され、この場合システムバス・インターフェ
ース１３n を請求型受信が終了したという状態に設定す
る。このように各々の監視回路は、当該のＣＰＵカード
がデータ転送の相手となるＣＰＵカードの障害によって
その状態が保持されて以降のデータ転送ができなくなる
ことを防止すると共に、他のＣＰＵカードから障害が通
知されなくても自らのＣＰＵカードの障害を検出しこれ
に対処することができる。
【００１９】次に、図３は本発明の第２の実施例を示す
ブロック図であり、図１の実施例構成に示す各システム
バス・インターフェース１３1 〜１３n 内の送信応答時
間監視回路１３１1 〜１３１n 及びデータ送信時間監視
回路１３３1 〜１３３n の代わりに送信時間監視回路を
１３４1 〜１３４n を設けたものである。この送信時間
監視回路１３４1 〜１３４n は、送信側ＣＰＵにおいて
送信要求メッセージを送信してから受信側ＣＰＵとのや
りとりが全て終了するまでの時間、即ち受信側ＣＰＵの
応答があるまで、および、この応答が受信許可メッセー
ジであるときには全データ送信完了またはシステムバス
上のパリティエラーや受信側ＣＰＵカードの受信不能に
よる送信終了に至るまでの時間を監視するものであり、
応答とデータ送信に要する時間より大きな監視時間が超
過したことを検出すると、システムバス・インターフェ
ースの状態を監視時間超過によるデータ送信終了とする
ものである。
ブロック図であり、図１の実施例構成に示す各システム
バス・インターフェース１３1 〜１３n 内の送信応答時
間監視回路１３１1 〜１３１n 及びデータ送信時間監視
回路１３３1 〜１３３n の代わりに送信時間監視回路を
１３４1 〜１３４n を設けたものである。この送信時間
監視回路１３４1 〜１３４n は、送信側ＣＰＵにおいて
送信要求メッセージを送信してから受信側ＣＰＵとのや
りとりが全て終了するまでの時間、即ち受信側ＣＰＵの
応答があるまで、および、この応答が受信許可メッセー
ジであるときには全データ送信完了またはシステムバス
上のパリティエラーや受信側ＣＰＵカードの受信不能に
よる送信終了に至るまでの時間を監視するものであり、
応答とデータ送信に要する時間より大きな監視時間が超
過したことを検出すると、システムバス・インターフェ
ースの状態を監視時間超過によるデータ送信終了とする
ものである。
【００２０】次に図４は、ＣＰＵカード間のデータ転送
の手順を示すシーケンス図であり、第２の実施例動作を
示すものである。ここで、（ｄ）は送信時間監視回路１
３４1 〜１３４n の監視対象となる送信時間の範囲を示
している。
の手順を示すシーケンス図であり、第２の実施例動作を
示すものである。ここで、（ｄ）は送信時間監視回路１
３４1 〜１３４n の監視対象となる送信時間の範囲を示
している。
【００２１】図４のシーケンス図に基づきマルチＣＰＵ
システムの第２の実施例動作を説明する。なお、各ＣＰ
Ｕカードの構成は何れも同様構成であり、ここでは送信
側をＣＰＵカード１とし、受信側をＣＰＵカードｎとし
た場合の動作例について説明する。ＣＰＵカード１から
ＣＰＵカードｎへデータを送信する場合、まずＣＰＵ１
０1 はシステムバス・インターフェース１３1 を介して
請求型送信要求メッセージを受信側であるＣＰＵカード
ｎへ送信すると共に、送信データのアドレスをＤＭＡ１
４1 に設定する。この送信要求メッセージが送られるＣ
ＰＵカードｎでは、システムバス・インターフェース１
３n を介しＣＰＵ１０n により送信要求メッセージが受
信され、この送信要求に対する応答として請求型受信許
可メッセージを送信側のＣＰＵ１０1 へ送ると共に、受
信するデータのアドレスをＤＭＡ１４n に設定する。
システムの第２の実施例動作を説明する。なお、各ＣＰ
Ｕカードの構成は何れも同様構成であり、ここでは送信
側をＣＰＵカード１とし、受信側をＣＰＵカードｎとし
た場合の動作例について説明する。ＣＰＵカード１から
ＣＰＵカードｎへデータを送信する場合、まずＣＰＵ１
０1 はシステムバス・インターフェース１３1 を介して
請求型送信要求メッセージを受信側であるＣＰＵカード
ｎへ送信すると共に、送信データのアドレスをＤＭＡ１
４1 に設定する。この送信要求メッセージが送られるＣ
ＰＵカードｎでは、システムバス・インターフェース１
３n を介しＣＰＵ１０n により送信要求メッセージが受
信され、この送信要求に対する応答として請求型受信許
可メッセージを送信側のＣＰＵ１０1 へ送ると共に、受
信するデータのアドレスをＤＭＡ１４n に設定する。
【００２２】一方、ＣＰＵカードｎから受信許可メッセ
ージを受け取ったＣＰＵカード１側では、ＣＰＵ１０1
の処理を介さずに、直接システムバス・インターフェー
ス１３1 がＤＭＡ１４1 に指示してメモリ１１1 から請
求型データを読みださせ、受信側のＣＰＵカードｎへ送
信する。この請求型データを受信した受信側ＣＰＵカー
ドｎにおいても、同様にＣＰＵ１０n の処理を介さず
に、システムバス・インターフェース１３n がＤＭＡ１
４n に指示してメモリ１１n へデータの書き込みを行わ
せる。そして全データの転送が終了すると、ＣＰＵ１０
1 に対してはデータ送信が正常終了したことが、またＣ
ＰＵ１０n に対してはデータ受信が正常終了したことが
それぞれのシステムバス・インターフェースの状態とし
て示される。ここで、請求型送信要求メッセージに対し
て、送信応答監視時間以上経過しても受信側のＣＰＵカ
ードｎから応答が検出されない場合、送信時間監視回路
１３４1 は、監視時間が経過したことにより、システム
バス・インターフェース１３1 を請求型送信が終了した
という状態に設定する。
ージを受け取ったＣＰＵカード１側では、ＣＰＵ１０1
の処理を介さずに、直接システムバス・インターフェー
ス１３1 がＤＭＡ１４1 に指示してメモリ１１1 から請
求型データを読みださせ、受信側のＣＰＵカードｎへ送
信する。この請求型データを受信した受信側ＣＰＵカー
ドｎにおいても、同様にＣＰＵ１０n の処理を介さず
に、システムバス・インターフェース１３n がＤＭＡ１
４n に指示してメモリ１１n へデータの書き込みを行わ
せる。そして全データの転送が終了すると、ＣＰＵ１０
1 に対してはデータ送信が正常終了したことが、またＣ
ＰＵ１０n に対してはデータ受信が正常終了したことが
それぞれのシステムバス・インターフェースの状態とし
て示される。ここで、請求型送信要求メッセージに対し
て、送信応答監視時間以上経過しても受信側のＣＰＵカ
ードｎから応答が検出されない場合、送信時間監視回路
１３４1 は、監視時間が経過したことにより、システム
バス・インターフェース１３1 を請求型送信が終了した
という状態に設定する。
【００２３】また、受信許可メッセージを受け取ってデ
ータ転送が開始された後も、送信時間監視回路１３４1
は動作状態を継続するので、送信側ＣＰＵカード１の障
害によってシステムバスインターフェース１３1 からデ
ータが送信されなくなった場合、監視時間超過を検出
し、これによりシステムバスインターフェース１３1 を
請求型データ送信が終了したという状態にする。また、
システムバス・インターフェース１３1 がデータを送信
した際に、システムバス１０００上でパリティエラー等
が生じた場合や受信側のＣＰＵカードｎがデータを受信
できなくなった場合には、システムバス・インターフェ
ース１３1 はシステムバス１０００上の信号からこれを
検出し、パリティエラーや受信不能によって請求型送信
が終了したという状態に設定する。
ータ転送が開始された後も、送信時間監視回路１３４1
は動作状態を継続するので、送信側ＣＰＵカード１の障
害によってシステムバスインターフェース１３1 からデ
ータが送信されなくなった場合、監視時間超過を検出
し、これによりシステムバスインターフェース１３1 を
請求型データ送信が終了したという状態にする。また、
システムバス・インターフェース１３1 がデータを送信
した際に、システムバス１０００上でパリティエラー等
が生じた場合や受信側のＣＰＵカードｎがデータを受信
できなくなった場合には、システムバス・インターフェ
ース１３1 はシステムバス１０００上の信号からこれを
検出し、パリティエラーや受信不能によって請求型送信
が終了したという状態に設定する。
【００２４】一方、送信側ＣＰＵカード１からデータが
転送されなくなった場合、受信側のＣＰＵカードｎで
は、受信時間監視回路１３２n により監視時間が超えた
ことが検出され、この場合システムバス・インターフェ
ース１３n を請求型受信が終了したという状態に設定す
る。このように各々の監視回路は、当該のＣＰＵカード
がデータ転送の相手となるＣＰＵカードの障害によって
その状態が保持されて以降のデータ転送ができなくなる
ことを防止すると共に、他のＣＰＵカードから障害が通
知されなくても自らのＣＰＵカードの障害を検出するこ
とができる。
転送されなくなった場合、受信側のＣＰＵカードｎで
は、受信時間監視回路１３２n により監視時間が超えた
ことが検出され、この場合システムバス・インターフェ
ース１３n を請求型受信が終了したという状態に設定す
る。このように各々の監視回路は、当該のＣＰＵカード
がデータ転送の相手となるＣＰＵカードの障害によって
その状態が保持されて以降のデータ転送ができなくなる
ことを防止すると共に、他のＣＰＵカードから障害が通
知されなくても自らのＣＰＵカードの障害を検出するこ
とができる。
【００２５】
【発明の効果】以上説明したように、本発明は、送信側
のＣＰＵカードのデータ転送時間の超過を検出して当該
のシステムバス・インターフェースを送信終了状態にし
ているので、送信側ＣＰＵカードでは、例えば受信側の
ＣＰＵカードから障害通知を受信しなくても、自らの送
信における障害を検出することができ、確実かつ速やか
に送信状態を終了することができる。また、受信側ＣＰ
Ｕカードでは、送信側ＣＰＵカードの障害を検出した場
合、送信側ＣＰＵカードに対する障害の通知やこの障害
通知が正しく受け付けられたか否かの確認等が不要とな
り処理が簡単になる。
のＣＰＵカードのデータ転送時間の超過を検出して当該
のシステムバス・インターフェースを送信終了状態にし
ているので、送信側ＣＰＵカードでは、例えば受信側の
ＣＰＵカードから障害通知を受信しなくても、自らの送
信における障害を検出することができ、確実かつ速やか
に送信状態を終了することができる。また、受信側ＣＰ
Ｕカードでは、送信側ＣＰＵカードの障害を検出した場
合、送信側ＣＰＵカードに対する障害の通知やこの障害
通知が正しく受け付けられたか否かの確認等が不要とな
り処理が簡単になる。
【図１】本発明に係るマルチＣＰＵシステムの一実施例
を示すブロック図である。
を示すブロック図である。
【図２】上記システムの動作を示すシーケンス図であ
る。
る。
【図３】上記システムの他の実施例を示すブロック図で
ある。
ある。
【図４】上記システムの他の実施例動作を示すシーケン
ス図である。
ス図である。
【図５】従来のシステムのブロック図である。
【図６】従来のシステムの動作を示すシーケンス図であ
る。
る。
１〜ｎ ＣＰＵカード １０1 〜１０n ＣＰＵ １１1 〜１１n メモリ １２1 〜１２n ローカルバス １３1 〜１３n システムバス・インターフェ
ース １４1 〜１４n ＤＭＡ １３１1 〜１３１n 送信応答時間監視回路 １３２1 〜１３２n 受信時間監視回路 １３３1 〜１３３n データ送信時間監視回路 １３４1 〜１３４n 送信時間監視回路
ース １４1 〜１４n ＤＭＡ １３１1 〜１３１n 送信応答時間監視回路 １３２1 〜１３２n 受信時間監視回路 １３３1 〜１３３n データ送信時間監視回路 １３４1 〜１３４n 送信時間監視回路
Claims (1)
- 【請求項１】 システムバス・インターフェース，ＣＰ
Ｕ，メモリ及びこのメモリ内のデータを直接転送可能な
ＤＭＡを各個に備えた複数のＣＰＵカードがそれぞれ前
記システムバス・インターフェースを介してシステムバ
スに接続され、データ転送要求の送信に対して返送され
る受信許可に応じてデータの転送を行うと共に、データ
転送の終了に応じこのシステムバス・インターフェース
に終了の要因を示し次の送受信を可能にするマルチＣＰ
Ｕシステムにおいて、 データ転送時における送信時間を監視する手段を前記シ
ステムバス・インターフェースに設け、データ転送の際
に送信側のＣＰＵカードに障害が発生しシステムバス・
インターフェースからデータの転送が不能となった場合
に前記送信側のＣＰＵカードからのデータの転送を終了
させ送信側のシステムバス・インターフェースに終了の
要因を示すと共に、次の送信を可能にすることを特徴と
するマルチＣＰＵシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4190871A JPH0635816A (ja) | 1992-07-17 | 1992-07-17 | マルチｃｐｕシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4190871A JPH0635816A (ja) | 1992-07-17 | 1992-07-17 | マルチｃｐｕシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0635816A true JPH0635816A (ja) | 1994-02-10 |
Family
ID=16265146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4190871A Pending JPH0635816A (ja) | 1992-07-17 | 1992-07-17 | マルチｃｐｕシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0635816A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009087149A (ja) * | 2007-10-01 | 2009-04-23 | Nec Corp | 電子デバイス、データ処理装置、及びバス制御方法 |
| US8468807B2 (en) | 2007-09-26 | 2013-06-25 | Mitsubishi Heavy Industries, Ltd. | Exhaust gas purification system and exhaust gas purification method |
-
1992
- 1992-07-17 JP JP4190871A patent/JPH0635816A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8468807B2 (en) | 2007-09-26 | 2013-06-25 | Mitsubishi Heavy Industries, Ltd. | Exhaust gas purification system and exhaust gas purification method |
| JP2009087149A (ja) * | 2007-10-01 | 2009-04-23 | Nec Corp | 電子デバイス、データ処理装置、及びバス制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0198020B1 (en) | Data communication network | |
| US4760571A (en) | Ring network for communication between one chip processors | |
| JPS60140951A (ja) | ロ−カルエリアネツトワ−クシステム | |
| US5574865A (en) | System for data transfer protection during module connection/disconnection onto live bus | |
| JP2996440B2 (ja) | データ処理システムの診断方式 | |
| JPS5857770B2 (ja) | 情報転送制御方式 | |
| JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
| US5717852A (en) | Multiple bus control method and a system thereof | |
| JPH0635816A (ja) | マルチｃｐｕシステム | |
| JP3401160B2 (ja) | 分散共有メモリネットワーク装置 | |
| JPH0126217B2 (ja) | ||
| JPS61187446A (ja) | 集線装置障害切離し方式 | |
| JPS60220639A (ja) | シリアルバス通信装置 | |
| JP3043738B1 (ja) | 障害発生特定システム及びその特定方法 | |
| JPS60113550A (ja) | 異常端末検出方式 | |
| JPS59200365A (ja) | 制御情報転送方式 | |
| JPH079465Y2 (ja) | Ｌａｎ用インターフェース | |
| JPH0281151A (ja) | シリアルデータ転送システム | |
| JPH0635736A (ja) | 二重化処理装置 | |
| JPH06303277A (ja) | 多回線通信システム | |
| JPH01318337A (ja) | 二重化装置内の通信方法 | |
| JPS59195736A (ja) | 通信制御装置 | |
| JPS6022374B2 (ja) | 障害検出／回避回路 | |
| JPH04239364A (ja) | バスインターフェイス回路 | |
| JPS61177060A (ja) | 通信制御方式 |