JPS5854817A - Protection relay setting device - Google Patents

Protection relay setting device

Info

Publication number
JPS5854817A
JPS5854817A JP56150557A JP15055781A JPS5854817A JP S5854817 A JPS5854817 A JP S5854817A JP 56150557 A JP56150557 A JP 56150557A JP 15055781 A JP15055781 A JP 15055781A JP S5854817 A JPS5854817 A JP S5854817A
Authority
JP
Japan
Prior art keywords
setting
relay
switch
circuit
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56150557A
Other languages
Japanese (ja)
Other versions
JPH0145802B2 (en
Inventor
千葉 富雄
博之 工藤
牧野 淳一
敦浩 吉崎
佐野 和汪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56150557A priority Critical patent/JPS5854817A/en
Publication of JPS5854817A publication Critical patent/JPS5854817A/en
Publication of JPH0145802B2 publication Critical patent/JPH0145802B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は保護リレーの整定装置に係υ、特にカフタムL
SI化されるアナログ形リレーの整定値設定を容易にし
た保護IJリレー整定装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a setting device for a protective relay, particularly for a caftum L.
The present invention relates to a protective IJ relay setting device that facilitates setting values of analog type relays that are integrated.

従来の電磁形リレーおよびトランジスタ形リレーなどで
は、整定値を与えるのに、バネの張力、電気回路定数、
トランスの巻数比(磁気回路定数)などを用いてきた。
Conventional electromagnetic relays and transistor relays rely on spring tension, electrical circuit constants,
We have used the transformer turns ratio (magnetic circuit constant), etc.

しかし、最近実用化されつつあるマイクロコンピュータ
を用いたディジタル形保護リレーでは、共通の入カドラ
ンスを介して入力した系統情報を用いて、従来の多数台
の単体保護リレー要素に相当する事故判別を行なうので
、入カドランスの巻数比によって整定変更を行なうにも
限界がある。
However, digital protection relays using microcomputers, which have recently been put into practical use, use system information input through a common input transformer to perform fault determination, which is equivalent to the conventional multiple protection relay elements. Therefore, there is a limit to changing the setting depending on the turns ratio of the input quadrance.

すなわち、ディジタル形保護リレーでは、従来の保護リ
レーに対する整定方式とは異った表現方法や設定形式が
要求され、整定値設定方式としては、すべての保護リレ
ーに対して整定値設定部を共通に設ける共通整定方式が
採用されつつある。
In other words, digital protection relays require a different expression method and setting format than the setting method for conventional protection relays, and the setting value setting method requires a common setting value setting section for all protection relays. A common settling method is being adopted.

そして、この共通整定方式としては、従来のタップ(ト
ランスの巻数比等)による方式ではなく、数値の単位は
誤9の生じにくいA(アンペア)、■(ポルF)、Ω(
オーム)等の絶対値表現が採−5= 用されつつある。
The common setting method is not the conventional method using taps (transformer turns ratio, etc.), but the units of numerical values are A (ampere), ■ (pol F), Ω (
Absolute value expressions such as ohms) are being adopted.

一方、電力系統の構成が高度化、複線化するに伴ない、
保護リレー装置もいっそうの高性能化、小形化、低コス
ト化及び高信頼度化が必要となってきつつある。このよ
うな要求に対処するため、上記したようにマイクロコン
ピュータを用いたディジタル形リレーの開発はもちろん
、従来のアナログ形リレーのカスタムIC化の開発が行
なわれつつある。
On the other hand, as power system configurations become more sophisticated and double-tracked,
Protection relay devices are also required to have higher performance, smaller size, lower cost, and higher reliability. In order to meet such demands, not only digital relays using microcomputers as described above are being developed, but also custom ICs for conventional analog relays are being developed.

今後の保護リレーシステムは、従来のディスクリート部
品の組合せによるアナログリレーのカスタムIC化され
たもの、あるいは、このようなカスタムIC化アナログ
リレート、マイクロコンピュータを用いたディジタル形
リレーとの組合せが主流になるものと考えられる。
The mainstream of future protection relay systems will be analog relays made from conventional discrete components that are converted into custom ICs, or combinations of such custom IC analog relays and digital relays using microcomputers. considered to be a thing.

このような方式を考えた場合、まず第1に問題となる。When such a system is considered, the first problem arises.

のは、リレーの整定方式である。すなわち、カ スタム
IC化アナログ形リレーの整定方式を、従来どおpのタ
ップ方式とすると、ディジタル形リレーの10進数、絶
対値表現と統一がとれなくな 6− リ、運転員にとっては紛られしく、誤整定の原因となる
This is the relay setting method. In other words, if the setting method of a custom IC-based analog relay were to use the conventional p tap method, it would not be consistent with the decimal and absolute value expressions of digital relays. This may cause incorrect settings.

また、小型化、盤内配線の信号電力、変成器の負担、コ
ストなどを考慮すると、入力変成器を一括化する方式が
望ましく、実際に採用されつつある。このような一括化
方式では、トランスの巻数比等によるタップ方式にも限
界があり、新たなアナログ形リレーの整定方式が必要と
なってくる。
Furthermore, in consideration of miniaturization, signal power of internal wiring, load on transformers, cost, etc., a method of integrating input transformers is desirable, and is actually being adopted. In such a lumping system, there are limits to the tap system depending on the turns ratio of the transformer, etc., and a new analog type relay setting system is required.

本発明の目的は、特に現在開発されつつあるカスタムI
C化アナログ形リレー単独の場合はもちろんのこと、該
カスタムIC化アナログ形リレーと、マイクロコンピュ
ータを用いたディジタル形リレーとの混在したリレーシ
ステムの場合でも、同一の設定方式によって整定可能な
共通整定方式(10進数、絶対値表現の共通整定方式)
を提案するにある。
The object of the present invention is particularly to
Common settings that can be set using the same setting method not only when using a single C-based analog relay, but also when using a mixed relay system that includes the custom IC-based analog relay and a digital relay using a microcomputer. Method (Common setting method for decimal number and absolute value expression)
It is to propose.

本発明の骨子は、ディジタル形リレーと共通の、リレー
選択スイッチおよびlO進数・絶対値表現の整定値設定
スイッチを備え、アナログ形リレーに対しても整数値を
10進数・絶対値表現で設定できるようにし、この整定
値をメモリに記憶し、さらにこの値をスイッチ駆動コー
ドに変換し、減衰器(整定用)のスイッチをこの出力で
制御し、整定(電圧分圧)するようにした点にある。
The gist of the present invention is that it includes a relay selection switch and a setting value setting switch expressed in decimal and absolute values, which are common to digital type relays, and it is also possible to set integer values for analog type relays in decimal and absolute value expression. The point is that this setting value is stored in memory, this value is further converted to a switch drive code, and the attenuator (for setting) switch is controlled by this output to perform setting (voltage division). be.

また、本発明ではスイッチ駆動コードに変換した値を、
再び10進数・絶対値表現の値に逆変換し、これを表示
して整定値を確認できるようにした。
In addition, in the present invention, the value converted to the switch drive code is
The value was again converted back to a decimal/absolute value representation, and this was displayed so that the set value could be confirmed.

さらに、本発明の整定装置は、アナログ形リレー及びデ
ィジタル形リレーの双方に共通のスイッチ及び表示器な
どを用いて実施できるように構成されている。
Further, the setting device of the present invention is configured so that it can be implemented using switches, indicators, etc. common to both analog type relays and digital type relays.

また、本発明の整定装置は、従来のアナログ形リレーで
は不可能であったオンライン整定変更ができるようにし
た点にも特長がある。
Further, the setting device of the present invention is characterized in that it enables online setting changes, which was impossible with conventional analog relays.

以下に、本発明の一実施例を第1図〜第7図により説明
する。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 7.

まずM1図を用いて本発明の全体構成を説明する。図に
おいてIA〜INは系統情報(共通化した補助変成器の
出力)を入力する信号線、1は系統に発生する高調渡分
を除去するアナログフィルタ、2は移相回路(各リレー
要素に共通な基本移相のみ)である。
First, the overall configuration of the present invention will be explained using diagram M1. In the figure, IA to IN are signal lines that input system information (the output of the shared auxiliary transformer), 1 is an analog filter that removes harmonic components generated in the system, and 2 is a phase shift circuit (common to each relay element). (only basic phase shift).

また、3A〜3NはカスタムIC化(1チツプ化)した
アナログ形リレーである。4はアナログ・ディジタル変
換(め変換)回路、5は後述するマイクロコンピュータ
、6は後で詳細を述べる共通整定部を示す。
Further, 3A to 3N are analog type relays made into custom ICs (one chip). Reference numeral 4 denotes an analog-to-digital conversion circuit, 5 a microcomputer to be described later, and 6 a common setting section to be described in detail later.

すなわち、第1図は本発明を、入力部共通形のカスタム
IC化アナログ形リレーとディジタル形リレーの混在シ
ステムに適用した場合の一例である。
That is, FIG. 1 is an example of the case where the present invention is applied to a mixed system of a custom IC analog type relay and a digital type relay having a common input section.

なお、第1図の中、共通整定部6を除く部分は、アナロ
グ形リレーとディジタル形リレーとの糾合せよりなる従
来のリレーシステムと同一である。
In addition, in FIG. 1, the parts other than the common setting section 6 are the same as a conventional relay system consisting of a combination of an analog type relay and a digital type relay.

もつとも、従来のリレーシステムでは、アナログ形リレ
一部の整定とディジタル形リレ一部の整定とは、別個の
アナログおよびディジタル整定手段(図示せず)によっ
て行なわれていた。1第2図は、第1図のうちの公知デ
ィジタル形す9− レー(A7/D変換回路4およびマイクロコンピュータ
5の部分)の構成を、ブロック図的に示したものである
However, in conventional relay systems, the setting of some of the analog relays and the setting of some of the digital relays was accomplished by separate analog and digital setting means (not shown). 1. FIG. 2 is a block diagram showing the configuration of the known digital type 9-ray (portion of A7/D conversion circuit 4 and microcomputer 5) shown in FIG.

図において41A〜41Nはサンプルホールド素子、4
2はマルチプレクサ、43はに勺変換器、44はバッフ
ァメモリ回路を示す。
In the figure, 41A to 41N are sample and hold elements, 4
2 is a multiplexer, 43 is a converter, and 44 is a buffer memory circuit.

まだ、51はマイクロコンピュータの中枢部である演算
処理部(CPU :セントラル・プロセッシング・ユニ
ツ))、52は保護リレー用プログラムおよびシーケン
ス処理等のプログラムを記憶するプログラム記憶部(R
OM :リードオンリーメモリ部)である。
51 is an arithmetic processing unit (CPU) which is the central part of a microcomputer, and 52 is a program storage unit (R) that stores programs for protection relays and sequence processing.
OM: read-only memory unit).

53は入カデータ及゛び演算の途中のデータ等を一時的
に記憶するデータ記憶部(RAM : )ンダムアクセ
スメモリ部)、54は演算結果に基づく制御指令を外部
機器に発したシ、外部機器の情報あるいは、上記した3
A〜3NのカスタムIC化アナロ八リレーの出力等を入
力するデータ入出力回路(工10部)をiれぞれ示す。
53 is a data storage unit (RAM: random access memory unit) that temporarily stores input data and data in the middle of calculation, etc.; 54 is a memory unit that issues control commands to external equipment based on the calculation results; information or the above 3
I shows the data input/output circuit (engineering part 10) that inputs the output etc. of the custom IC analog eight relays of A to 3N.

  ゛ディジタル形保護リレーは、このようなプロノー
]〇 − り構成において、毎サンプリングの入力データに対して
、記憶している公知の保護リレー用プログラムに従って
、毎サンプリング事故検出用演算を実施するものである
[Digital type protection relay] In such a configuration, a calculation for detecting an accident at each sampling is performed on the input data of each sampling according to a well-known protection relay program stored in the memory. be.

例えば、この演算は、公知のリアクタンスリレーならば
、(1)式にしたがって実行され(I Z−V )・I
Z    ・・・・・・・・・・・・(1)るものであ
る。もちろんこの演算を実行した後、所定区間の積分処
理を行なって直流レベルに変換し、得られた値を所定値
ΔVと比較することは言うまでもない。
For example, in the case of a known reactance relay, this calculation is performed according to equation (1) (I Z-V )・I
Z ・・・・・・・・・・・・(1) Of course, after performing this calculation, it goes without saying that an integration process is performed over a predetermined interval to convert it to a DC level, and the obtained value is compared with a predetermined value ΔV.

また、公知のモーリレーの場合には、(2)式の(IZ
−V)φ■    ・・・・・・・・・・・・(2)演
算を実行し、上些と同様の処理を実施するものでおる。
In addition, in the case of a known morley relay, (IZ
-V) φ■ . . . (2) Executes the calculation and performs the same processing as above.

なお、上記の(1)式及び(2)式において、iは電流
、Zは整定インピーダンス、■は電圧をそれぞれ示して
いる。
In addition, in the above equations (1) and (2), i represents current, Z represents settling impedance, and ■ represents voltage, respectively.

次に、アナログ形リレーのブロック構成について述べる
Next, the block configuration of the analog relay will be described.

第3図は、直接位相比較形距離リレーのブロック構成例
を示す。図において10及び11は移相(ベクトル合成
)回路、12は整定部、13はベクトル合成(加算)回
路、14及び15は方形波変換回路、16は比較回路、
17は判定ロジック回路を示している。
FIG. 3 shows an example of a block configuration of a direct phase comparison type distance relay. In the figure, 10 and 11 are phase shift (vector synthesis) circuits, 12 is a settling section, 13 is a vector synthesis (addition) circuit, 14 and 15 are square wave conversion circuits, 16 is a comparison circuit,
Reference numeral 17 indicates a determination logic circuit.

例えば、第3図のブロック構成を、第4図にそのベクト
ル図を示しだ公知のモーリレーに適用すると、各部の出
力は次のごとくなる。なお、公知のように、第4図にお
いては、円Cの内側が動作域、前記円Cの外側が不動作
域である。
For example, if the block configuration of FIG. 3 is applied to a known Morley relay whose vector diagram is shown in FIG. 4, the outputs of each part will be as follows. As is well known, in FIG. 4, the inside of the circle C is the operating range, and the outside of the circle C is the non-working range.

すなわち、第4図の移相回路10の入力に電流■、また
他の移相回路11の入力に電圧Vを供給すると、移相回
路10の出力はI(Iに対してθ進み)移相回路11の
出力はVとなる。また、整定部12の出力12AはIZ
、12Bは■とナル。
That is, when a current ■ is supplied to the input of the phase shift circuit 10 in FIG. 4, and a voltage V is supplied to the input of the other phase shift circuit 11, the output of the phase shift circuit 10 is phase shifted by I (leads by θ with respect to I). The output of the circuit 11 becomes V. Further, the output 12A of the setting section 12 is IZ
, 12B is ■ and null.

したがってペクト、ル合成回路13の出力13Aはそれ
ぞれ、方形波変換回路14及び15で方形波に変換し、
比較回路16で、ある一定の電圧と比較する。さらに、
判定ロジック回路17で、これら両者の重なり角度が9
0°以上かどうかの比較判定を行なうものでらる1゜ 同様に、第5図にそのベクトル図を示した公知のリアク
タンスリレーに、第3図のブロック構成とすると、出力
13Aを(〒2−÷)に、また出力13BをIZにそれ
ぞれ対応させ、上記モーリレーの場合と同様の処理を実
行することによって、第5図のリアクタンス特性を実現
することができるものである。
Therefore, the outputs 13A of the vector and signal synthesis circuits 13 are converted into square waves by the square wave conversion circuits 14 and 15, respectively.
A comparison circuit 16 compares it with a certain voltage. moreover,
The judgment logic circuit 17 determines that the overlapping angle between these two is 9.
Similarly, if a known reactance relay whose vector diagram is shown in FIG. 5 is given the block configuration shown in FIG. 3, the output 13A will be -÷) and the output 13B to IZ, respectively, and by performing the same processing as in the case of the Mori relay, the reactance characteristics shown in FIG. 5 can be realized.

第6図は、第1図のカスタムIC化アナログ形リレー3
A〜3Nを、整流形のアナログリレーとした場合のブロ
ック構成例を示すものである。
Figure 6 shows the custom IC analog relay 3 in Figure 1.
An example of a block configuration is shown in which A to 3N are rectified analog relays.

図において、20は整定回路、21は移相(増相)回路
、22は整流回路、23は平滑化回路、24は判定回路
をそれぞれ示す。このブロック構成は早入カリレーの過
電流リレー、不足電圧リレー等に適用される構成のもの
である。
In the figure, 20 is a setting circuit, 21 is a phase shift (phase increase) circuit, 22 is a rectifier circuit, 23 is a smoothing circuit, and 24 is a determination circuit. This block configuration is applicable to early-on power relays, overcurrent relays, undervoltage relays, and the like.

以上に、カスタムIC化アナログ形リレーとデ13− インタル形リレーとの混在シヌテムを考慮して、ディジ
タル形リレーの概要、並びにアナログリレーの構成の概
要を述べた。
Above, an overview of digital relays and an overview of the configuration of analog relays have been described, taking into account the mixed system of custom IC-based analog relays and de-13-internal relays.

次に、第7図を用いてこれらアナログ形リレー及びディ
ジタル形リレーの共通整定方式について述べる。第7図
は、本発明による整定部の一例を示すブロックである。
Next, a common setting method for these analog type relays and digital type relays will be described using FIG. FIG. 7 is a block diagram showing an example of a settling section according to the present invention.

まず、アナログ形リレーの整定方式について述べる。図
において、70は多数あるリレー要素をセレクトするリ
レー選択スイッチを示す。71は選択リレーアドレスエ
ンコーダである。
First, we will discuss the setting method for analog relays. In the figure, 70 indicates a relay selection switch that selects a large number of relay elements. 71 is a selection relay address encoder.

72−1〜72−nは整定値を記憶するための電気的消
去書込み可能な不揮発性メモIJ (EAROM)、7
3−1〜73−nはラッチ回路、74−1〜74−nは
設定された整定値(10進数、絶対値表現)をスイッチ
駆動コードに変換するスイッチ駆動コード変換器(例え
ば、不揮発性メモIJ : ROMI )、75−1〜
75−nはスイッチ、76−1〜76−nは後述する電
圧減衰器である。
72-1 to 72-n are electrically erasable and writable nonvolatile memories IJ (EAROM) for storing set values;
3-1 to 73-n are latch circuits, and 74-1 to 74-n are switch drive code converters (for example, non-volatile memory IJ: ROMI), 75-1~
75-n is a switch, and 76-1 to 76-n are voltage attenuators to be described later.

また、77はスイッチ駆動コードを設定された14− 10進数、絶対値表現の整定値に変換するスイッチ駆動
コード変換器(例えば不揮発性メモリ:ROM2)、7
8はデータセレクタ、79はドライバー回路、80は整
定値表示器、81は、上記不揮発性メモ!J72−1〜
72−nに整定値を設定する整定値設定スイッチである
Further, 77 is a switch drive code converter (e.g., non-volatile memory: ROM2) that converts the switch drive code into a set value expressed in 14-decimal number and absolute value;
8 is a data selector, 79 is a driver circuit, 80 is a set value display, and 81 is the above-mentioned non-volatile memo! J72-1~
This is a setting value setting switch for setting a setting value to 72-n.

82−1〜82−nは該メモリ72−1〜72−nの出
力をラッチするランチ信号制御ゲート、90−1〜90
−nは咳メモリ72−1〜72−nにデータを書込むだ
めの書込み信号制御ゲート、83は整定変更制御スイッ
チ(信号A)及びデータ書込みスイッチ(信号B)等の
制御スイッチである。
82-1 to 82-n are launch signal control gates 90-1 to 90 that latch the outputs of the memories 72-1 to 72-n;
-n is a write signal control gate for writing data into the cough memories 72-1 to 72-n, and 83 is a control switch such as a setting change control switch (signal A) and a data write switch (signal B).

以上に述べた部分がアナログリレーの整定部に関係する
構成である。
The parts described above are the configurations related to the setting section of the analog relay.

次に、ディジタル形リレーの整定に必要なブロックにつ
いて述べる。
Next, we will discuss the blocks necessary for setting the digital relay.

図において、84はアドレス選択スイッチ(セレクタ)
、85は前記メモリ72−1〜72−n と同様の整定
値を記憶するだめの電気的消去再書込み可能な不揮発性
メモリ(EAROM) 、86は光示制御(ラッテ)回
路、87はアドレス一致回路、88−1はデークラッチ
制御ゲート、88−2は前記EAROM85へのデータ
書込みを制御するだめのゲート、89はデータラッチ(
データメモリ)回路、91はディジタルデータバスであ
る。
In the figure, 84 is an address selection switch (selector)
, 85 is an electrically erasable and rewritable nonvolatile memory (EAROM) for storing set values similar to those of the memories 72-1 to 72-n, 86 is an optical display control (latte) circuit, and 87 is an address matching circuit. In the circuit, 88-1 is a data latch control gate, 88-2 is a gate for controlling data writing to the EAROM 85, and 89 is a data latch (
91 is a digital data bus.

以上に述べたブロック84〜89が、ディジタルリレー
の整定部に関連するブロックである。
The blocks 84 to 89 described above are blocks related to the setting section of the digital relay.

以下に、図面に従って、本発明の実施例においてアナロ
グ形リレーの整定値設定を行なう場合の動作を詳細に述
べる。
Below, referring to the drawings, a detailed description will be given of the operation when setting the setting value of an analog type relay in an embodiment of the present invention.

■まず、保護リレーの整定変更をしようとする場合、整
定変更スイッチ83を押す。これによって、その出力信
号Aがルベルとなる。
■First, when attempting to change the setting of the protection relay, press the setting change switch 83. This causes the output signal A to become a rubel.

■整定変更しようとしているリレー要素をリレー選択ス
イッチ70で選択する。このようにすると、このスイッ
チ70で選択された値はアドレスエンコーダ71によっ
てエンコートサれ、整定値記憶用防出0M72−1〜7
2−nのうちの、選択されたもの−すなわち、72−1
が指定される(換言すれば、アドレスが指定される)。
(2) Select the relay element whose setting is to be changed using the relay selection switch 70. In this way, the value selected by this switch 70 is encoded by the address encoder 71, and the value selected by the switch 70 is encoded by the address encoder 71.
2-n, the selected one - i.e. 72-1
is specified (in other words, an address is specified).

0次に、そのリレーに整定しようとしている整定値(定
数)を、整定値設定スイッチ81によって設定する。こ
の設定値は、従来の%設定ではなく、例えば、10A(
アンペア)、10v(ボルト)、10Ω(オーム)のご
とく、10進の絶対値表現で設定する。
Next, the setting value (constant) to be set in that relay is set using the setting value setting switch 81. This setting value is not the conventional % setting, but for example, 10A (
It is set in decimal absolute value expression, such as ampere), 10v (volt), and 10Ω (ohm).

■ひきつyいて整定値書込みスイッチ83を押す。これ
によって、その出力信号Bがルベルとなる。
■Twitch and press the setting value write switch 83. This causes the output signal B to become a rubel.

■整定値設定スイッチ81Vcよって設定された整定値
が、不揮発性メモリ(EAROM) 72−1に記憶さ
れる。ここで、この整定値記憶用に不揮発性メモリ(た
ソし、電気的に再書込み可能)を使用するのは、停電に
対する対策であり、本発明にとって本質的なものではな
い。
(2) The set value set by the set value setting switch 81Vc is stored in the nonvolatile memory (EAROM) 72-1. Here, the use of a non-volatile memory (electrically rewritable) for storing the set value is a measure against power outages, and is not essential to the present invention.

■メモIJ72−1に記憶された整定値(10進、絶対
値表現)は、スイッチ駆動コード変換器(ROMI )
 74−1 によυ、後述するようなスイッチ駆動コー
ドに変換される。なお、ラツ17− テ回路73−1の動作については後で述べる。
■Memo The setting value (decimal, absolute value expression) stored in IJ72-1 is the switch drive code converter (ROMI)
74-1, it is converted into a switch drive code as described below. The operation of the ratchet circuit 73-1 will be described later.

■スイッチ駆動コード変換器74−1 で得られたスイ
ッチ駆動コードを、スイッチ群75−S に与え、電圧
減衰器76−1 の分圧比を入力された整定値に応じた
値に設定する。
(2) The switch drive code obtained by the switch drive code converter 74-1 is applied to the switch group 75-S, and the voltage division ratio of the voltage attenuator 76-1 is set to a value corresponding to the input setting value.

第8図にスイッチ群75−1及び減衰器(整定部)76
−1 の構成例を示す。同区では、r11r2・・・・
rlOはすべて等しく、rに選ばれる。
FIG. 8 shows a switch group 75-1 and an attenuator (setting section) 76.
An example of the configuration of -1 is shown below. In the same ward, r11r2...
rlO are all equal and are chosen as r.

89図には設定された値(−例として8.6 V )を
スイッチ駆動コードに変換するROM 1 、すなわち
メモリ74の例を示す。第9図を参照して、設定した整
定値およびスイッチ駆動コードと整定(電圧変換−減衰
)との関係例を述べる。
FIG. 89 shows an example of the ROM 1, that is, the memory 74, which converts a set value (eg, 8.6 V) into a switch drive code. Referring to FIG. 9, an example of the relationship between set setting values, switch drive codes, and setting (voltage conversion-attenuation) will be described.

例えば、第7図の整定値設定スイッチ81に8.6Vと
整定されたと仮定する。このときEAROMすなわちメ
モ1J72−1には、第9図の左端に示したごとく2進
化10進法表示で10000110 (= 86 )と
記憶される。この値はスイッチコード変換器74−1 
K入力される。
For example, assume that the setting value setting switch 81 in FIG. 7 is set to 8.6V. At this time, 10000110 (=86) is stored in the EAROM, that is, the memo 1J72-1, in binary coded decimal notation as shown at the left end of FIG. This value is the switch code converter 74-1
K is input.

酌記変換器74−1は一種の変換テーブルである18− ことができ、この場合は前記入力(今の例では、2進化
10進法で10000110、すなわち10進法86)
は、アドレス指定データとして使われる。
The kanji converter 74-1 is a kind of conversion table 18-, in which case the input (in the present example, 10000110 in binary coded decimal notation, i.e. 86 in decimal notation)
is used as addressing data.

この例では、スイッチコード変換器74−1 は、入力
に対応したそれぞれのアドレスに、第8図の各スイッチ
81〜S、およびSIO””” 8100に対応する1
9ピツトの出力データを記憶している。
In this example, the switch code converter 74-1 assigns 1 to each address corresponding to the input to each switch 81 to S in FIG.
It stores the output data of 9 pits.

前述のも値は、第8図において、入カニがフルスケール
で10vと仮定した場合、この値をrl””’rl。
The above-mentioned value is rl""'rl when the input voltage is assumed to be 10V at full scale in FIG.

で分圧し、出力IZとして8.6 Vを得るように、各
スイッチを開閉制御するものである。
Each switch is controlled to open and close so that the voltage is divided by , and 8.6 V is obtained as the output IZ.

すなわち、第8図においてはN rl−rl=・・・・
・・−rto””rと仮定しているから、出力電圧i灸
は(3)。
That is, in FIG. 8, N rl-rl=...
Since it is assumed that -rto""r, the output voltage i is (3).

(4)式であられされる。(4) Expression is used.

=10VX0.8+10V−0.6X0.1=8.6V
−==(4)実際は、第8図から明らかなように入力I
に対して−IZと符号は反転するものである。
=10VX0.8+10V-0.6X0.1=8.6V
-== (4) Actually, as is clear from Fig. 8, the input I
-IZ and the sign are reversed.

■従って前記■の操作によってオンとなるスイッチは、
第8図のスイッチ群75−1 のうち、830と84の
みとなる。、(たソし、8.6 Vを設定する場合)。
■Therefore, the switch that is turned on by the operation in ■ above is:
Of the switch group 75-1 in FIG. 8, only 830 and 84 are included. , (when setting 8.6 V).

0次に、スイッチ駆動コード逆変換器77はスイッチ駆
動コード変換器74とは全く逆に、スイッチ駆動コード
変換器74の出力を整定したときと同じ形式の10進、
絶対値表現に逆変換する。
0th order, the switch drive code inverter 77, quite the opposite of the switch drive code converter 74, converts the output of the switch drive code converter 74 into a decimal format in the same format as the output of the switch drive code converter 74,
Convert back to absolute value representation.

[相]逆変換された整定値はデータセレクタ78を介し
てランプドライバ79に与えられ、この値が表示ランプ
80に表示される。
[Phase] The inversely converted set value is given to the lamp driver 79 via the data selector 78, and this value is displayed on the display lamp 80.

■運転員は、自分の設定した値と、この表示ランプ80
に表示された値とを比較することによって、確実に設定
した整定値をチェックすることが可能である。
■The operator uses the value he or she has set and this display lamp 80.
By comparing with the value displayed in , it is possible to reliably check the set value.

次に、リレー出力をロックすることなしに、整定変更を
オンラインで行なうケースについて説明する。
Next, a case will be described in which setting changes are made online without locking the relay output.

この場合は、第7図において、破線で示したラッチ回路
73−1〜73−n及びランチ制御ゲート82−1−8
2−nを付加すると共に、EAROM72−1のデータ
をデータセレクタ78に伝送するだめの信号線aを設け
る。そして、整定変更制御スイッチ83の操作によって
、その出力信号Aをルベル(A=0レベル)とする。
In this case, the latch circuits 73-1 to 73-n and the launch control gate 82-1-8 indicated by broken lines in FIG.
2-n is added, and a signal line a for transmitting the data of the EAROM 72-1 to the data selector 78 is provided. Then, by operating the setting change control switch 83, the output signal A is set to level (A=0 level).

これによってラッチ回路73−1 のラッチタイミング
をロックし、メモリ72−1 の出力(すなわち、新た
な整定値)がランチ回路73−1にラッチされないよう
にする。換言すれば、これまでラッチしていた整定値を
そのま\保持させる。
This locks the latch timing of the latch circuit 73-1 and prevents the output of the memory 72-1 (ie, the new set value) from being latched by the launch circuit 73-1. In other words, the set value that has been latched is held as is.

このようにしておいて、前述と同様の手法によってEA
ROM 72− iに新整定値を記憶する。つソいて信
号線aを介してこの値をデータセレクタ78に送シ、さ
らにドライバ79を介して整定値表示器80に表示し、
チェックするようにする。
In this way, perform the EA using the same method as above.
Store the new setting value in ROM 72-i. and sends this value to the data selector 78 via the signal line a, further displays it on the set value display 80 via the driver 79,
Make sure to check it.

以上の操作によって、EAROM72−1 に正しい新
整定値が記憶されたことが確認されたならば、ラッチ信
号制御ゲー)82−i の信号によってラッチ回路73
−i のラツチタ′イミングロックを解除する0これに
よって、EAROM72− iに記憶されてい21− た新整定匝がスイッチ駆動コード変換器74−1に加え
られる。その後は、前述の場合と同様にして減衰器76
−1の設定が行なわれ、アナログ形リレーの整定値設定
が完了する。
After confirming that the correct new setting value has been stored in the EAROM 72-1 through the above operations, the latch circuit 73 is activated by a signal from the latch signal control game 82-i.
-i's latcher timing lock is released. As a result, the new setting value stored in the EAROM 72-i is added to the switch drive code converter 74-1. Thereafter, the attenuator 76
-1 is set, and the setting value setting of the analog type relay is completed.

つぎに、第7図におけるディジタル形リレーの整定値設
定方式についても述べておく。
Next, the setting value setting method of the digital relay shown in FIG. 7 will also be described.

■アナログ形リレーの場合と同様に、整定変更制御スイ
ッチ83を押してその出力信号Aをルベルにしておく。
■As with the analog type relay, press the setting change control switch 83 to set the output signal A to the level.

■リレー選択スイッチ70を選択し、整定値設定スイッ
チ81に整定値を設定した後、データ書込みスイッチ8
3を押す。
■After selecting the relay selection switch 70 and setting the setting value to the setting value setting switch 81, select the data write switch 8.
Press 3.

■その結果、EAROM85には、EAR(MVi 7
2−1 と同様に、整定値設定2イクテ81によって設
定した10進、絶対値表現の整定値が記憶される。
■As a result, EAR (MVi 7
Similarly to 2-1, the set value in decimal and absolute value expression set by the set value setting 2 output 81 is stored.

■この値は、アドレス一致回路87からの2ノテタイミ
ングによって表示制御(ラッチ)回路86にランチされ
、アナログ形リレーの場合と同様にデータセレクタ78
及びドライバ22− 79を介して整定値表示器80の表示ランプに表示され
る。
■This value is launched to the display control (latch) circuit 86 by the 2-note timing from the address matching circuit 87, and is sent to the data selector 78 as in the case of an analog type relay.
and is displayed on the display lamp of the set value display 80 via the driver 22-79.

■EAROM85に記憶され、表示器80によって確認
された整定値は、アドレスセレクタ84を介して、CP
Uアドレスを前記EAROM85に与えることにより、
ディジタルデータバス91を介してマイクロコンピュー
タ内のメモリに入力され、リレー用演算に使用される。
■The set value stored in the EAROM 85 and confirmed by the display 80 is transferred to the CP via the address selector 84.
By giving the U address to the EAROM 85,
The data is input to the memory in the microcomputer via the digital data bus 91 and used for relay calculations.

なお、このとき必要があれば、10進表示から2進表示
にソフトウェアで変換して使用することは言うまでもな
い。また、以上のようにしてコンピュータに入力した整
定値は、前記した(1)式及び(2)式のZとして使用
されるものである。
At this time, it goes without saying that if necessary, the decimal representation may be converted into binary representation using software. Further, the setting value input into the computer as described above is used as Z in the above-mentioned equations (1) and (2).

■他のディジタルリレー要素の整定値を変更するときに
は、リレー選択スイッチ70を選び直して、再び上記と
同様の処理を実行すれば、他のディジタルリレー要素の
整定値を変更可能であること・は言うまでもない。
■When changing the setting values of other digital relay elements, the setting values of other digital relay elements can be changed by reselecting the relay selection switch 70 and executing the same process as above again. Needless to say.

次に、このディジタル形リレーの整定変更をオンライン
で実施する場合について述べる。バッファメモリ89お
よびその書込み制御用ゲー) 88−1は、このオンラ
イン整定変更用に備えたものである。
Next, a case will be described in which the settings of this digital relay are changed online. The buffer memory 89 and its write control game 88-1 are provided for this online setting change.

このように、バッファメモリ89およびその書込み制御
用ゲー) 88−1を付加した場合には、まず、EAR
OM85 iC、”:fドvy、*vクタ84を介して
、タイミングアドレスを与え、EAROM85の内容を
バックアメモリ89に転送する。このとき、CPUは前
記バッファメモリ89よシ整定値を入力して、リレー用
演算を実行する。
In this way, when the buffer memory 89 and its write control game 88-1 are added, the EAR
The OM85 iC, ":f, vy, *v gives a timing address through the vector 84 and transfers the contents of the EAROM 85 to the backup memory 89. At this time, the CPU inputs the setting value to the buffer memory 89 and , execute the relay calculation.

したがって、オンラインによる整定変更の場合には、こ
のバックアメモリ89への書込み信号を、書込み制御用
ゲートの出力信号(q#に信号A)で禁止するようにす
る。その結果、バックアメモリ89はこれまでの値を凍
結するようになる。
Therefore, in the case of online setting change, the write signal to the backup memory 89 is prohibited by the output signal of the write control gate (signal A at q#). As a result, the backup memory 89 freezes the previous values.

このようにしておけば、マイクロコンピュータは、後述
するようにEAROM85に新たな整定値が記憶されて
いる間中、前記バッファメモリ89より、従来の整定値
を入力して、保護リレー演算を継続することができる。
In this way, the microcomputer inputs the conventional setting value from the buffer memory 89 and continues the protection relay calculation while the new setting value is stored in the EAROM 85 as described later. be able to.

新しく整定変更する値は、前述の手法によってEARO
Ms sに記憶される。この値は、もちろん表示制御(
ランチ)回路86汲びデータセレクタ78、ドライバ7
9を介して整定値表示器80に表示されるので、チェッ
ク可能であることは明らかである。さらに、EAROM
85に記憶される整定値はディジタルリレー用であるの
で、もちろん複数のディジタルリレーに対応する値がI
li次に記憶される。
The new value to be changed is set to EARO using the method described above.
Stored in Ms s. This value is of course the display control (
lunch) circuit 86, data selector 78, driver 7
Since it is displayed on the setting value display 80 via 9, it is clear that it can be checked. Furthermore, EAROM
Since the setting values stored in 85 are for digital relays, of course the values corresponding to multiple digital relays are stored in I.
li is stored next.

全ての整定変更が終了したなら、制御用ゲー188−1
による整定値データ伝送の禁止が解除され、新しい整定
値がEAROM85からバッファメモリ89に転送され
る。この結果、CPUは、新しい整定値を用いて保護リ
レー演算を実行するようになる。
When all setting changes are completed, control game 188-1
The inhibition of setting value data transmission by EAROM 85 is lifted, and the new setting value is transferred from EAROM 85 to buffer memory 89. As a result, the CPU starts performing protection relay calculations using the new set value.

以上においては、カスタムIC化されたアナログ形リレ
ー及びディジタル形リレーの双方に共通の整定値設定方
式を述べた。しかし、明らかなように、本発明はアナロ
グ形リレーのみの整定値設25一 定にも適用できるものである。
In the above, a setting value setting method common to both analog type relays and digital type relays that are made into custom ICs has been described. However, as is clear, the present invention is also applicable to a constant set value setting 25 for analog type relays only.

以上の説明から明らかなように、本発明によれば、アナ
ログ形リレーに対してもディジタル形リレーと同様の1
0進、絶対値表現の整定かでき、ディレタルとアナログ
画形が混在するリレーシステムにおいても、同一の手法
による整定かできるという効果を奏することができる。
As is clear from the above description, according to the present invention, analog type relays can be
It is possible to perform setting in 0-base and absolute value expressions, and even in a relay system in which digital and analog image formats coexist, it is possible to achieve the effect that setting can be performed using the same method.

また、アナログ及びディジタル形リレーともオンライン
による整定変更が可能である。
Also, online setting changes are possible for both analog and digital relays.

さらに本発明によれば、設定された整定値を表示ランプ
等によって再確認してから次のステップに進むことがで
きるので、誤整定かない等のメリットが期待できる。
Further, according to the present invention, since it is possible to proceed to the next step after reconfirming the set setting value using a display lamp or the like, advantages such as preventing erroneous setting can be expected.

さらに、スイッチ駆動コード変換回路の内容(74及び
75)を変更することによって、全ての種類のリレー要
素に使用可能であるので、フレキシビリティに非常に富
んでいる。
Furthermore, by changing the contents (74 and 75) of the switch driving code conversion circuit, it can be used for all types of relay elements, so it has great flexibility.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による保護リレーシステム構成26− の−例を示すブロック図、第2図は第1図中のディジタ
ルリレ一部のブロック構成側図、第3図は位相比較形ア
ナログリレーのブロック図、第4図はモーリレーのベク
トル特性図、第5図はリアクタンスリレーのベクトル特
性図、第6図は整流形アナログリレーのブロック図、第
7図は本発明の共通整定部の一例を示すブロック図、第
8図は第7図における減衰器及びスイッチの構成例を示
すブロック図、第9図はスイッチ駆動コード変換器の一
例を示す図である。 70・・・リレー選択スイッチ、71・・・選択リレー
アドレスエンコーダ、72−1〜72−n・・・整定値
記憶用メモリ(EAROM)、73−1〜73−n −
ラッチ回路、?4−1〜74−n・・・スイッチ駆動コ
ード変換器、75−1〜75−n・・・スイッチ、76
−1〜76−n・・・電圧減衰器、77・・・スイッチ
駆動コード逆変換器、78・・・データセレクタ、79
・・・ドライ八−回路、80・・・整定値表示器、81
・・・整定値設定スイッチ、82−1〜82−n・・・
ラッチ信号制御ゲート、83・・・整定変更制御スイッ
チ2v− 才 1  図 才2図 才3図 16図 才4図 才5図
FIG. 1 is a block diagram showing an example of the protection relay system configuration 26- according to the present invention, FIG. 2 is a side view of the block configuration of a part of the digital relay in FIG. 1, and FIG. 3 is a block diagram of a phase comparison type analog relay. Block diagram, Fig. 4 shows a vector characteristic diagram of a Mori relay, Fig. 5 shows a vector characteristic diagram of a reactance relay, Fig. 6 shows a block diagram of a rectifying type analog relay, and Fig. 7 shows an example of the common setting part of the present invention. FIG. 8 is a block diagram showing a configuration example of the attenuator and switch in FIG. 7, and FIG. 9 is a diagram showing an example of a switch drive code converter. 70... Relay selection switch, 71... Selection relay address encoder, 72-1 to 72-n... Setting value storage memory (EAROM), 73-1 to 73-n -
Latch circuit? 4-1 to 74-n...Switch drive code converter, 75-1 to 75-n...Switch, 76
-1 to 76-n... Voltage attenuator, 77... Switch driving code inverse converter, 78... Data selector, 79
... Dry 8-circuit, 80 ... Setting value display, 81
... Setting value setting switch, 82-1 to 82-n...
Latch signal control gate, 83...Setting change control switch 2v- 1 Figure 2 Figure 3 Figure 16 Figure 4 Figure 5

Claims (4)

【特許請求の範囲】[Claims] (1)複数のアナログ形保護リレー要素に対する整定を
、共通の整定部を用いて行なうようにした保護リレーの
整定装置において、整定の対象となるリレー要素を指定
するリレー選択スイッチと、絶対値表現で、前記指定さ
れたリレー要素の整w値をメモリに入力し、記憶させる
整定値設定スイッチと、該メモリの内容をアナログスイ
ッチ駆動コードに変換するスイッチ駆動コード変換器と
、複数のスイッチの選択的開閉によって減衰率を可変で
きる電圧減衰回路とを具備し、該電圧減衰回路のスイッ
チを、該スイッチ駆動コード変換器の出力に応じて、選
択的に開閉制御することにより、前記指定されたアナロ
グ形リレー要素の整定値設定を絶対値表現で整定するよ
うに構成されたことを特徴とする保護リレーの整定装置
(1) In a protection relay setting device that uses a common setting unit to set multiple analog protection relay elements, there is a relay selection switch that specifies the relay element to be set, and an absolute value expression. a set value setting switch that inputs and stores the set w value of the specified relay element in a memory; a switch drive code converter that converts the contents of the memory into an analog switch drive code; and a selection of a plurality of switches. the specified analog 1. A protection relay setting device, characterized in that the setting value of a shaped relay element is set in absolute value expression.
(2)複数のアナログ形保護リレー要素に対する整定を
、共通の整定部を用いて行なうようにした保護リレーの
整定装置において、整定の対象となるリレー要素を指定
するリレー選択スインチと、絶対値表現で、前記指定さ
れたリレー要素の整定値をメモリに入力し、記憶させる
整定値設定スイッチと、−該メモリの内容をアナログス
イッチ駆動コードに変換するスイッチ駆動コード変換器
と、複数のスイッチの選択的開閉によって減衰率を可変
できる電圧減衰回路と、該スイッチ駆動コード変換器の
出力を絶対値表現の整定値に逆変換する回路と、該逆変
換回路の出力を表示する表示回路とを具備し、該電圧減
衰回路のスイッチを、該スイッチ駆動コード変換器の出
力に応じて、選択的に開閉制御することによシ、前記指
定されたアナログ形リレー要素の整定値設定を絶対値表
現で整定するように構成されたことを特徴とする保護リ
レーの整定装置。
(2) In a protection relay setting device that uses a common setting unit to set multiple analog protection relay elements, there is a relay selection switch that specifies the relay element to be set, and an absolute value expression. a set value setting switch that inputs and stores the set value of the designated relay element in a memory; - a switch drive code converter that converts the contents of the memory into an analog switch drive code; and a selection of a plurality of switches. A voltage attenuation circuit that can vary the attenuation rate by opening and closing the switch, a circuit that inversely converts the output of the switch drive code converter into a set value expressed as an absolute value, and a display circuit that displays the output of the inverse conversion circuit. , by selectively controlling the opening and closing of the switch of the voltage attenuation circuit according to the output of the switch drive code converter, the setting value setting of the specified analog type relay element is set in absolute value expression. A setting device for a protective relay, characterized in that it is configured to:
(3)複数のアナログ形保護リレー要素に対する整定を
、共通の整定部を用いて行なうようにした保換リレーの
整定装置において、整定の対象となるリレー要素を指定
するリレー選択スイッチと、絶対値表現で、前記指定さ
れたリレー要素の整定値をメモリに入力し、記憶させる
整定値設定スイッチ七、該メモリの内容を記憶するラン
チ回路と、該ランチ回路の動作を制御するランチ信号制
御ゲートと、該ラッチ回路の記憶内容をアナログスイッ
チ駆動コードに変換するスイッチ駆動コード変換器と、
複数のスイッチの選択的開閉によって減衰率を可変でき
る電圧減衰回路とを具備し、該電圧減衰回路のスイッチ
を、該スイッチ駆動コード変換器の出力に応じて、選択
的に開閉制御することにより、前記指定されたアナログ
形リレー要素の整定値設定を絶対値表現で整定するよう
に構成されたことを特徴とする保護リレーの整定装置。
(3) In a stabilizing relay setting device that uses a common setting section to set a plurality of analog protection relay elements, a relay selection switch that specifies the relay element to be set and an absolute value In the expression, a set value setting switch 7 inputs and stores the set value of the designated relay element in a memory, a launch circuit stores the contents of the memory, and a launch signal control gate controls the operation of the launch circuit. , a switch drive code converter that converts the memory contents of the latch circuit into an analog switch drive code;
A voltage attenuation circuit that can vary the attenuation rate by selectively opening and closing a plurality of switches, and selectively opening and closing the switches of the voltage attenuation circuit according to the output of the switch drive code converter, A setting device for a protection relay, characterized in that the device is configured to set the setting value of the specified analog type relay element in absolute value expression.
(4)複数のアナログ形保[IJしτ要素に対する整定
を、共通の整定部を用いて行なうようにした保護リレー
の整定装置において、整定の対象となるリレー要素を指
定するリレー選択スイッチと、絶対値表現で、前記指定
されたリレー要素の整定値をメモリに入力し、記憶させ
る整定値設定スイッチと、該メモリの内容を記憶するラ
ンチ回路と、該ラッチ回路の動作を制御するラッチ信号
制御ゲートと、該ラッチ回路の記憶内容をアナログスイ
ッチ駆動コードに変換するスイッチ駆動コード変換器と
、複数のスイッチの選択的開閉によって減衰率を可変で
きる電圧減衰回路と、該メモリの内容を絶対値表現の整
定値に逆変換する回路と、核逆変換回路の出力を表示す
る表示回路とを具備し、該電圧減衰回路のスイッチを、
該スイッチ駆動コード変換器の出力に応じて、選択的に
開閉制御することにより、前記指定されたアナログ形リ
レー要素の整定値設定を絶対値表現で整定するように構
成されたことを特徴とする保護リレーの整定装置。
(4) In a protection relay setting device that uses a common setting section to set a plurality of analog form factors [IJ and τ elements, a relay selection switch that specifies a relay element to be set; A set value setting switch that inputs and stores the set value of the specified relay element in the memory in absolute value expression, a launch circuit that stores the contents of the memory, and a latch signal control that controls the operation of the latch circuit. A gate, a switch drive code converter that converts the memory contents of the latch circuit into an analog switch drive code, a voltage attenuation circuit that can vary the attenuation rate by selectively opening and closing a plurality of switches, and an absolute value representation of the memory contents. and a display circuit that displays the output of the nuclear inversion circuit, and a switch of the voltage attenuation circuit.
The setting value setting of the specified analog type relay element is set in absolute value expression by selectively controlling opening and closing according to the output of the switch drive code converter. Protection relay setting device.
JP56150557A 1981-09-25 1981-09-25 Protection relay setting device Granted JPS5854817A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56150557A JPS5854817A (en) 1981-09-25 1981-09-25 Protection relay setting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56150557A JPS5854817A (en) 1981-09-25 1981-09-25 Protection relay setting device

Publications (2)

Publication Number Publication Date
JPS5854817A true JPS5854817A (en) 1983-03-31
JPH0145802B2 JPH0145802B2 (en) 1989-10-04

Family

ID=15499478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56150557A Granted JPS5854817A (en) 1981-09-25 1981-09-25 Protection relay setting device

Country Status (1)

Country Link
JP (1) JPS5854817A (en)

Also Published As

Publication number Publication date
JPH0145802B2 (en) 1989-10-04

Similar Documents

Publication Publication Date Title
US5206938A (en) Ic card with memory area protection based on address line restriction
US4672501A (en) Circuit breaker and protective relay unit
US4371947A (en) ROM Controlled protective relay system for power transmission network
US4777586A (en) Semiconductor integrated circuit device with built-in arrangement for memory testing
US5847450A (en) Microcontroller having an n-bit data bus width with less than n I/O pins
EP0147604A1 (en) Digital protective relay system
JPS5854817A (en) Protection relay setting device
JPH02181677A (en) Test mode switching system for lsi
JPH04215194A (en) Ic card
JPS59205863A (en) Programmable encoding/decoding device
US5027354A (en) Electronic memory testing device
US3944974A (en) Digital signal selector device
US7966432B2 (en) Data processing device adaptable to variable external memory size and endianess
EP1059584A2 (en) Method and apparatus for generating test pattern for circuit blocks
US2951981A (en) Capacitor bank
JPH0524966Y2 (en)
JPS6047664B2 (en) information processing equipment
US5872792A (en) Microcomputer
KR880000342B1 (en) Initiation program load method
EP0327692A1 (en) Operating indicator for circuit breakers
JPS60226717A (en) Digital protective relay
JPH0746762A (en) Distribution system operating device
JPH10108348A (en) Protection relay
DE2221659A1 (en) Electronic universal machine for controlling industrial processes
JPH06189446A (en) Digital busbar protector