JPH0145802B2 - - Google Patents

Info

Publication number
JPH0145802B2
JPH0145802B2 JP56150557A JP15055781A JPH0145802B2 JP H0145802 B2 JPH0145802 B2 JP H0145802B2 JP 56150557 A JP56150557 A JP 56150557A JP 15055781 A JP15055781 A JP 15055781A JP H0145802 B2 JPH0145802 B2 JP H0145802B2
Authority
JP
Japan
Prior art keywords
setting
relay
switch
circuit
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56150557A
Other languages
Japanese (ja)
Other versions
JPS5854817A (en
Inventor
Tomio Chiba
Hiroyuki Kudo
Junichi Makino
Atsuhiro Yoshizaki
Kazuhiro Sano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56150557A priority Critical patent/JPS5854817A/en
Publication of JPS5854817A publication Critical patent/JPS5854817A/en
Publication of JPH0145802B2 publication Critical patent/JPH0145802B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は保護リレーの整定装置に係り、特にカ
スタムLSI化されるアナログ形リレーの整定値設
定を容易にした保護リレーの整定装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a setting device for a protection relay, and more particularly to a setting device for a protection relay that facilitates the setting value of an analog type relay that is made into a custom LSI.

従来の電磁形リレーおよびトランジスタ形リレ
ーなどでは、整定値を与えるのに、バネの張力、
電気回路定数、トランスの巻数比(磁気回路定
数)などを用いてきた。
In conventional electromagnetic relays and transistor relays, the tension of the spring,
Electric circuit constants, transformer turns ratios (magnetic circuit constants), etc. have been used.

しかし、最近実用化されつつあるマイクロコン
ピユータを用いたデイジタル形保護リレーでは、
共通の入力トランスを介して入力した系統情報を
用いて、従来の多数台の単体保護リレー要素に相
当する事故判別を行なうので、入力トランスの巻
数比によつて整定変更を行なうにも限界がある。
However, digital protection relays using microcomputers, which have recently been put into practical use,
System information input via a common input transformer is used to determine faults, which is equivalent to conventional multiple protective relay elements, so there is a limit to the ability to change the setting depending on the turns ratio of the input transformer. .

すなわち、デイジタル形保護リレーでは、従来
の保護リレーに対する整定方式とは異つた表現方
法や設定形式が要求され、整定値設定方式として
は、すべての保護リレーに対して整定値設定部を
共通に設ける共通整定方式が採用されつつある。
In other words, digital protection relays require a different expression method and setting format than the setting method for conventional protection relays, and the setting value setting method requires a common setting value setting section for all protection relays. Common settling methods are being adopted.

そして、この共通整定方式としては、従来のタ
ツプ(トランスの巻数比等)による方式ではな
く、数値の単位は誤りの生じにくいA(アンペ
ア)、V(ボルト)、Ω(オーム)等の絶対値表現
が採用されつつある。
In addition, this common setting method does not use the conventional tap method (transformer turns ratio, etc.), but uses absolute values such as A (ampere), V (volt), and Ω (ohm), which are less prone to errors. The expression is being adopted.

一方、電力系統の構成が高度化、複雑化するに
伴ない、保護リレー装置もいつそうの高性能化、
小形化、低コスト化及び高信頼度化が必要となつ
てきつつある。このような要求に対処するため、
上記したようにマイクロコンピユータを用いたデ
イジタル形リレーの開発はもちろん、従来のアナ
ログ形リレーのカスタムIC化の開発が行なわれ
つつある。
On the other hand, as power system configurations become more sophisticated and complex, protection relay devices are becoming more sophisticated and sophisticated.
There is a growing need for smaller size, lower cost, and higher reliability. To address such requests,
As mentioned above, in addition to the development of digital relays using microcomputers, the development of custom ICs for conventional analog relays is underway.

今後の保護リレーシステムは、従来のデイスク
リート部品の組合せによるアナログリレーのカス
タムIC化されたもの、あるいは、このようなカ
スタムIC化アナログリレーと、マイクロコンピ
ユータを用いたデイジタル形リレーとの組合せが
主流になるものと考えられる。
The mainstream of future protection relay systems will be analog relays that have been converted into custom ICs by combining conventional discrete components, or combinations of such custom IC analog relays and digital relays that use microcomputers. It is thought that it will become.

このような方式を考えた場合、まず第1に問題
となるのは、リレーの整定方式である。すなわ
ち、カスタムIC化アナログ形リレーの整定方式
を、従来どおりのタツプ方式とすると、デイジタ
ル形リレーの10進数、絶対値表現と統一がとれな
くなり、運転員にとつては粉らわしく、誤整定の
原因となる。
When considering such a system, the first problem is the relay settling system. In other words, if the conventional tap method is used as the setting method for custom IC-based analog relays, it will not be consistent with the decimal and absolute value expressions of digital relays, which will be confusing to operators and may result in incorrect settings. It causes

また、小型化、盤内配線の信号電力、変成器の
負担、コストなどを考慮すると、入力変成器を一
括化する方式が望ましく、実際に採用されつつあ
る。このような一括化方式では、トランスの巻数
比等によるタツプ方式にも限界があり、新たなア
ナログ形リレーの整定方式が必要となつてくる。
Furthermore, in consideration of miniaturization, signal power of internal wiring, load on transformers, cost, etc., a method of integrating input transformers is desirable, and is actually being adopted. In such a lumping system, there are limits to the tap system due to the turns ratio of the transformer, etc., and a new analog type relay setting system becomes necessary.

本発明の目的は、特に現在開発されつつあるカ
スタムIC化アナログ形リレー単独の場合はもち
ろんのこと、該カスタムIC化アナログ形リレー
と、マイクロコンピユータを用いたデイジタル形
リレーとの混在したリレーシステムの場合でも、
同一の設定方式によつて整定可能な共通整定方式
(10進数、絶対値表現の共通整定方式)を提案す
るにある。
The purpose of the present invention is to apply not only a single custom IC-based analog relay that is currently being developed, but also a relay system that includes a custom IC-based analog relay and a digital relay using a microcomputer. Even if
The purpose is to propose a common setting method (common setting method for decimal numbers and absolute value expression) that can be set using the same setting method.

本発明の骨子は、デイジタル形リレーと共通
の、リレー選択スイツチおよび10進数・絶対値表
現の整定値設定スイツチを備え、アナログ形リレ
ーに対しても整数値を10進数・絶対値表現で設定
できるようにし、この整定値をメモリに記憶し、
さらにこの値をスイツチ駆動コードに変換し、減
衰器(整定用)のスイツチをこの出力で制御し、
整定(電圧分圧)するようにした点にある。
The gist of the present invention is that it includes a relay selection switch and a setting value setting switch expressed in decimal and absolute values, which are common to digital type relays, and it is also possible to set integer values in decimal and absolute value expression for analog type relays. and store this setting value in memory,
Furthermore, this value is converted into a switch drive code, and the attenuator (setting) switch is controlled by this output.
The point is that it is set (voltage division).

また、本発明ではスイツチ駆動コードに変換し
た値を、再び10進数・絶対値表現の値に逆変換
し、これを表示して整定値を確認できるようにし
た。
Furthermore, in the present invention, the value converted to the switch drive code is inversely converted back to the value expressed in decimal and absolute value, and this is displayed so that the set value can be confirmed.

さらに、本発明の整定装置は、アナログ形リレ
ー及びデイジタル形リレーの双方に共通のスイツ
チ及び表示器などを用いて実施できるように構成
されている。
Further, the setting device of the present invention is configured so that it can be implemented using switches, indicators, etc. common to both analog type relays and digital type relays.

また、本発明の整定装置は、従来のアナログ形
リレーでは不可能であつたオンライン整定変更が
できるようにした点にも特長がある。
Further, the setting device of the present invention is characterized in that it enables online setting changes, which was impossible with conventional analog relays.

以下に、本発明の一実施例を第1図〜第7図に
より説明する。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 7.

まず第1図を用いて本発明の全体構成を説明す
る。図において1A〜1Nは系統情報(共通化し
た補助変成器の出力)を入力する信号線、1は系
統に発生する高調波分を除去するアナログフイル
タ、2は移相回路(各リレー要素に共通な基本移
相のみ)である。
First, the overall configuration of the present invention will be explained using FIG. 1. In the figure, 1A to 1N are signal lines that input system information (output of a shared auxiliary transformer), 1 is an analog filter that removes harmonics generated in the system, and 2 is a phase shift circuit (common to each relay element). (only basic phase shift).

また、3A〜3NはカスタムIC化(1チツプ
化)したアナログ形リレーである。4はアナロ
グ・デイジタル変換(A/D変換)回路、5は後
述するマイクロコンピユータ、6は後で詳細を述
べる共通整定部を示す。
Also, 3A to 3N are analog type relays made into custom ICs (one chip). Reference numeral 4 indicates an analog-to-digital conversion (A/D conversion) circuit, 5 a microcomputer described later, and 6 a common setting section described in detail later.

すなわち、第1図は本発明を、入力部共通形の
カスタムIC化アナログ形リレーとデイジタル形
リレーの混在システムに適用した場合の一例であ
る。
That is, FIG. 1 is an example of the case where the present invention is applied to a mixed system of a custom IC analog type relay and a digital type relay having a common input section.

なお、第1図の中、共通整定部6を除く部分
は、アナログ形リレーとデイジタル形リレーとの
組合せよりなる従来のリレーシステムと同一であ
る。もつとも、従来のリレーシステムでは、アナ
ログ形リレー部の整定とデイジタル形リレー部の
整定とは、別個のアナログおよびデイジタル整定
手段(図示せず)によつて行なわれていた。
In FIG. 1, the parts other than the common setting section 6 are the same as a conventional relay system consisting of a combination of an analog type relay and a digital type relay. However, in conventional relay systems, the setting of the analog relay section and the setting of the digital relay section were performed by separate analog and digital setting means (not shown).

第2図は、第1図のうちに公知デイジタル形リ
レー(A/D変換回路4およびマイクロコンピユ
ータ5の部分)の構成を、ブロツク図的に示した
ものである。
FIG. 2 is a block diagram showing the structure of the known digital relay (the A/D conversion circuit 4 and the microcomputer 5) shown in FIG.

図において41A〜41Nはサンプルホールド
素子、42はマルチプレクサ、43はA/D変換
器、44はバツフアメモリ回路を示す。
In the figure, 41A to 41N are sample and hold elements, 42 is a multiplexer, 43 is an A/D converter, and 44 is a buffer memory circuit.

また、51はマイクロコンピユータの中枢部で
ある演算処理部(CPU:セントラル・プロセツ
シング・ユニツト)、52は保護リレー用プログ
ラムおよびシーケンス処理等のプログラムを記憶
するプログラム記憶部(ROM:リードオンリー
メモリ部)である。
Further, 51 is an arithmetic processing unit (CPU: central processing unit) which is the central part of the microcomputer, and 52 is a program storage unit (ROM: read-only memory unit) that stores programs such as protection relay programs and sequence processing. It is.

53は入力データ及び演算の途中のデータ等を
一時的に記憶するデータ記憶部(RAM:ランダ
ムアクセスメモリ部)、54は演算結果に基づく
制御指令を外部機器に発したり、外部機器の情報
あるいは、上記した3A〜3NのカスタムIC化
アナログ形リレーの出力等を入力するデータ入出
力回路(I/O部)をそれぞれ示す。
53 is a data storage unit (RAM: random access memory unit) that temporarily stores input data and data in the middle of calculation, etc.; 54 is used to issue control commands to external equipment based on calculation results, and to store information on external equipment; The data input/output circuits (I/O sections) that input the outputs of the custom IC analog relays 3A to 3N described above are shown.

デイジタル形保護リレーは、このようなブロツ
ク構成において、毎サンプリングの入力データに
対して、記憶している公知の保護リレー用プログ
ラムに従つて、毎サンプリング事故検出用演算を
実施するものである。
In such a block configuration, the digital protection relay performs a computation for detecting an accident at each sampling on input data at each sampling according to a stored known protection relay program.

例えば、この演算は、公知のリアクタンスリレ
ーならば、(1)式にしたがつて実行され (I・Z・−V)・IZ・ ……(1) るものである。もちろんこの演算を実行した後、
所定区間の積分処理を行なつて直流レベルに変換
し、得られた値を所定値ΔVと比較することは言
うまでもない。
For example, in the case of a known reactance relay, this calculation is performed according to equation (1): (I.Z.-V).IZ. . . (1). Of course, after performing this operation,
Needless to say, the integration process for a predetermined interval is performed to convert to a DC level, and the obtained value is compared with a predetermined value ΔV.

また、公知のモーリレーの場合には、(2)式の (I・Z・−V・)・V・ ……(2) 演算を実行し、上記と同様の処理を実施するもの
である。
In addition, in the case of a known Morley relay, the calculation (I・Z・−V・)・V・ (2) of equation (2) is executed to perform the same processing as above.

なお、上記の(1)式及び(2)式において、I・は電
流、Z・は整定インピーダンス、Vは電圧をそれぞ
れ示している。
Note that in the above equations (1) and (2), I. represents current, Z. represents settling impedance, and V represents voltage.

次に、アナログ形リレーのブロツク構成につい
て述べる。
Next, the block configuration of the analog relay will be described.

第3図は、直線位相比較形距離リレーのブロツ
ク構成例を示す。図において10及び11は移相
(ベクトル合成)回路、12は整定部、13はベ
クトル合成(加算)回路、14及び15は方形波
変換回路、16は比較回路、17は判定ロジツク
回路を示している。
FIG. 3 shows an example of the block configuration of a linear phase comparison type distance relay. In the figure, 10 and 11 are phase shift (vector synthesis) circuits, 12 is a settling section, 13 is a vector synthesis (addition) circuit, 14 and 15 are square wave conversion circuits, 16 is a comparison circuit, and 17 is a judgment logic circuit. There is.

例えば、第3図のブロツク構成を、第4図にそ
のベクトル図を示した公知のモーリレーに適用す
ると、各部の出力は次のごとくなる。なお、公知
のように、第4図においては、円Cの内側が動作
域、前記円Cの外側が不動作域である。
For example, if the block configuration of FIG. 3 is applied to the known Morley relay whose vector diagram is shown in FIG. 4, the outputs of each part will be as follows. As is well known, in FIG. 4, the inside of the circle C is the operating range, and the outside of the circle C is the non-working range.

すなわち、第4図の移相回路10の入力に電流
I、また他の移相回路11の入力に電圧Vを供給
すると、移相回路10の出力はI・(Iに対してθ
進み)移相回路11の出力はVとなる。また、整
定部12の出力12AはI・Z・、12BはV・とな
る。
That is, when a current I is supplied to the input of the phase shift circuit 10 in FIG. 4 and a voltage V is supplied to the input of the other phase shift circuit 11, the output of the phase shift circuit 10 is I.
The output of the phase shift circuit 11 becomes V. Further, the output 12A of the setting section 12 becomes I.Z., and the output 12B becomes V.

したがつてベクトル合成回路13の出力13A
は(I・Z・−V・)、13BはV・となる。これらの

号を、それぞれ、方形波変換回路14及び15で
方形波に変換し、比較回路16で、ある一定の電
圧と比較する。さらに、判定ロジツク回路17
で、これら両者の重なり角度が90゜以上かどうか
の比較判定を行なうものである。
Therefore, the output 13A of the vector synthesis circuit 13
is (I・Z・−V・), and 13B is V・. These signals are converted into square waves by square wave conversion circuits 14 and 15, respectively, and compared with a certain constant voltage by a comparison circuit 16. Furthermore, the judgment logic circuit 17
Then, a comparison is made to determine whether the overlapping angle between the two is 90° or more.

同様に、第5図にそのベクトル図を示した公知
のリアクタンスリレーに、第3図のブロツク構成
を適用した場合、出力12AがI・Z・、出力12B
がV・とすると、出力13Aを(I・Z・−V・(に、

た出力13BをI・Z・にそれぞれ対応させ、上記モ
ーリレーの場合と同様の処理を実行することによ
つて、第5図のリアクタンス特性を実現すること
ができるものである。
Similarly, when the block configuration shown in FIG. 3 is applied to the known reactance relay whose vector diagram is shown in FIG.
is V・, then the output 13A becomes (I・Z・−V・(,
Furthermore, by making the output 13B correspond to I, Z, and performing the same processing as in the case of the Mori relay, the reactance characteristics shown in FIG. 5 can be realized.

第6図は、第1図のカスタムIC化アナログ形
リレー3A〜3Nを、整流形のアナログリレーと
した場合のブロツク構成例を示すものである。
FIG. 6 shows an example of a block configuration when the custom IC analog type relays 3A to 3N of FIG. 1 are replaced with rectifying type analog relays.

図において、20は整定回路、21は移相(増
相)回路、22は整流回路、23は平滑化回路、
24は判定回路をそれぞれ示す。このブロツク構
成は単入力リレーの過電流リレー、不足電圧リレ
ー等に適用される構成のものである。
In the figure, 20 is a setting circuit, 21 is a phase shift (phase increase) circuit, 22 is a rectifier circuit, 23 is a smoothing circuit,
Reference numeral 24 indicates a determination circuit. This block configuration is applicable to single input relays such as overcurrent relays and undervoltage relays.

以上に、カスタムIC化アナログ形リレーとデ
イジタル形リレーとの混在システムを考慮して、
デイジタル形リレーの概要、並びにアナログリレ
ーの構成の概要を述べた。
Considering the above, considering the mixed system of custom IC analog type relays and digital type relays,
An overview of digital relays and an overview of the configuration of analog relays have been provided.

次に、第7図を用いてこれらアナログ形リレー
及びデイジタル形リレーの共通整定方式について
述べる。第7図は、本発明による整定部の一例を
示すブロツク図である。
Next, a common setting method for these analog type relays and digital type relays will be described using FIG. FIG. 7 is a block diagram showing an example of a settling section according to the present invention.

まず、アナログ形リレーの整定方式について述
べる。図において、70は多数あるリレー要素を
セレクトするリレー選択スイツチを示す。71は
選択リレーアドレスエンコーダである。
First, we will discuss the setting method for analog relays. In the figure, 70 indicates a relay selection switch that selects a large number of relay elements. 71 is a selection relay address encoder.

72−1〜72−nは整定値を記憶するための
電気的消去書込み可能な不揮発性メモリ
(EAROM)、73−1〜73−nはラツチ回路、
74−1〜74−nは設定された整定値(10進
数、絶対値表現)をスイツチ駆動コードに変換す
るスイツチ駆動コード変換器(例えば、不揮発性
メモリ:ROM1)、75−1〜75−nはスイ
ツチ、76−1〜76−nは後述する電圧減衰器
である。
72-1 to 72-n are electrically erasable and writable nonvolatile memories (EAROM) for storing set values; 73-1 to 73-n are latch circuits;
74-1 to 74-n are switch drive code converters (e.g., non-volatile memory: ROM1) that convert set values (decimal numbers, absolute value representation) into switch drive codes; 75-1 to 75-n; is a switch, and 76-1 to 76-n are voltage attenuators to be described later.

また、77はスイツチ駆動コードを設定された
10進数、絶対値表現の整定値に変換するスイツチ
駆動コード逆変換器(例えば不揮発性メモリ:
ROM2)、78はデータセレクタ、79はドラ
イバー回路、80は整定値表示器、81は、上記
不揮発性メモリ72−1〜72−nに整定値を設
定する整定値設定スイツチである。
Also, 77 has a switch drive code set.
A switch drive code inverter that converts to a set value in decimal or absolute value representation (e.g. non-volatile memory:
ROM 2), 78 is a data selector, 79 is a driver circuit, 80 is a set value display, and 81 is a set value setting switch for setting set values in the nonvolatile memories 72-1 to 72-n.

82−1〜82−nは該メモリ72−1〜72
−nの出力をラツチするラツチ信号制御ゲート、
90−1〜90−nは該メモリ72−1〜72−
nにデータを書込むための書込み信号制御ゲー
ト、83は整定変更制御スイツチ(信号A)及び
データ書込みスイツチ(信号B)等の制御スイツ
チである。
82-1 to 82-n are the memories 72-1 to 72
- a latch signal control gate that latches the output of n;
90-1 to 90-n are the memories 72-1 to 72-
A write signal control gate 83 for writing data to n is a control switch such as a setting change control switch (signal A) and a data write switch (signal B).

以上に述べた部分がアナログリレーの整定部に
関係する構成である。
The parts described above are the configurations related to the setting section of the analog relay.

次に、デイジタル形リレーの整定に必要なブロ
ツクについて述べる。
Next, we will discuss the blocks necessary for setting the digital relay.

図において、84はアドレス選択スイツチ(セ
レクタ)、85は前記メモリ72−1〜72−n
と同様の整定値を記憶するための電気的消去再書
込み可能な不揮発性メモリ(EAROM)、86は
表示制御(ラツチ)回路、87はアドレス一致回
路、88−1はデータラツチ制御ゲート、88−
2は前記EAROM85へのデータ書込みを制御
するためのゲート、89はデータラツチ(データ
メモリ)回路、91はデイジタルデータバスであ
る。
In the figure, 84 is an address selection switch (selector), and 85 is the memory 72-1 to 72-n.
86 is a display control (latch) circuit, 87 is an address matching circuit, 88-1 is a data latch control gate, 88-
2 is a gate for controlling data writing to the EAROM 85, 89 is a data latch (data memory) circuit, and 91 is a digital data bus.

以上に述べたブロツク84〜89が、デイジタ
ルリレーの整定部に関連するブロツクである。
The blocks 84 to 89 described above are the blocks related to the setting section of the digital relay.

以下に、図面に従つて、本発明の実施例におい
てアナログ形リレーの整定値設定を行なう場合の
動作を詳細に述べる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to the drawings, the operation of setting a set value for an analog relay in an embodiment of the present invention will be described in detail below.

まず、保護リレーの整定変更しようとする場
合、整定変更スイツチ83を押す。これによつ
て、その出力信号Aが1レベルとなる。
First, when attempting to change the setting of the protection relay, the setting change switch 83 is pressed. As a result, the output signal A becomes 1 level.

整定変更しようとしているリレー要素をリレ
ー選択スイツチ70で選択する。このようにす
ると、このスイツチ70で選択された値はアド
レスエンコーダ71によつてエンコードされ、
整定値記憶用EAROM72−1〜72−nの
うちの、選択されたもの−すなわち、72−i
が指定される(換言すれば、アドレスが指定さ
れる)。
Select the relay element whose setting is to be changed using the relay selection switch 70. In this way, the value selected by this switch 70 is encoded by the address encoder 71,
A selected one of the setting value storage EAROMs 72-1 to 72-n, that is, 72-i.
is specified (in other words, an address is specified).

次に、そのリレーに整定しようとしている整
定値(定数)を、整定値設定スイツチ81によ
つて設定する。この整定値は、従来の%設定で
はなく、例えば、10A(アンペア)、10V(ボル
ト)、10Ω(オーム)のごとく、10進の絶対値
表現で設定する。
Next, the setting value (constant) to be set in that relay is set by the setting value setting switch 81. This setting value is not set in a conventional percentage setting, but is set in a decimal absolute value expression, for example, 10A (ampere), 10V (volt), 10Ω (ohm).

ひきつゞいて整定値書込みスイツチ83を押
す。これによつて、その出力信号Bが1レベル
となる。
Then press the setting value write switch 83. As a result, the output signal B becomes 1 level.

整定値設定スイツチ81によつて設定された
整定値が、不揮発性メモリ(EAROM)72
−iに記憶される。ここで、この整定値記憶用
に不揮発性メモリ(たゞし、電気的に再書込み
可能)を使用するのは、停電に対する対策であ
り、本発明にとつて本質的なものではない。
The set value set by the set value setting switch 81 is stored in the nonvolatile memory (EAROM) 72.
- Stored in i. Here, the use of a non-volatile memory (which is electrically rewritable) for storing the set value is a measure against power outages, and is not essential to the present invention.

メモリ72−iに記憶された整定値(10進、
絶対値表現)は、スイツチ駆動コード変換器
(ROM1)74−iにより、後述するような
スイツチ駆動コードに変換される。なお、ラツ
チ回路73−iの動作については後で述べる。
Setting value (decimal,
(absolute value expression) is converted into a switch drive code as described later by a switch drive code converter (ROM1) 74-i. The operation of the latch circuit 73-i will be described later.

スイツチ駆動コード変換器74−iで得られ
たスイツチ駆動コードを、スイツチ群75−i
に与え、電圧減衰器76−iの分圧比を入力さ
れた整定値に応じた値に設定する。
The switch drive code obtained by the switch drive code converter 74-i is transferred to the switch group 75-i.
is given, and the voltage division ratio of the voltage attenuator 76-i is set to a value corresponding to the input setting value.

第8図にスイツチ群75−i及び減衰器(整定
部)76−iの構成例を示す。同図では、r1、r2
…r10はすべて等しく、rに選ばれる。
FIG. 8 shows an example of the configuration of the switch group 75-i and the attenuator (setting section) 76-i. In the same figure, r 1 , r 2
...r 10 are all equal and are chosen as r.

第9図には設定された値(一例として8.6V)
をスイツチ駆動コードに変換するROM1、すな
わちメモリ74の例を示す。第9図を参照して、
設定した整定値およびスイツチ駆動コードと整定
(電圧変換−減衰)との関係例を述べる。
Figure 9 shows the set value (8.6V as an example)
An example of the ROM 1, that is, the memory 74, which converts the switch drive code into the switch driving code is shown. Referring to Figure 9,
An example of the relationship between the set setting value, switch drive code, and setting (voltage conversion - attenuation) will be described.

例えば、第7図の整定値設定スイツチ81に
8.6Vと整定されたと仮定する。このとき
EAROMすなわちメモリー72−iには、第9
図の左端に示したごとく2進化10進法表示で
10000110(=86)と記憶される。この値はスイツ
チコード変換器74−iに入力される。
For example, the setting value setting switch 81 in FIG.
Assume that it is set to 8.6V. At this time
The EAROM, that is, the memory 72-i contains the ninth
As shown on the left side of the figure, it is expressed in binary coded decimal notation.
It is stored as 10000110 (=86). This value is input to the switch code converter 74-i.

前記変換器74−iは一種の変換テーブルであ
ることができ、この場合は前記入力(今の例で
は、2進化10進法で10000110、すなわち10進法
86)は、アドレス指定データとして使われる。
The converter 74-i can be a kind of conversion table, in which case the input (in the present example, 10000110 in binary coded decimal notation, i.e. decimal
86) is used as addressing data.

この例では、スイツチコード変換器74−iは
入力に対応したそれぞれのアドレスに、第8図の
各スイツチS1〜S9およびS10〜S100に対応する19
ビツトの出力データを記憶している。
In this example, the switch code converter 74-i sends a 19 code to each address corresponding to the input, corresponding to each switch S1 to S9 and S10 to S100 in FIG.
Stores bit output data.

前述の各値は、第8図において、入力Iがフル
スケールで10Vと仮定した場合、この値をr1〜r10
で分圧し、出力I・Z・として8.6Vを得るように、
各スイツチを開閉制御するものである。
In Figure 8, each of the above values is calculated as r 1 to r 10 when input I is assumed to be 10V at full scale.
So that the voltage is divided by , and 8.6V is obtained as output I・Z・
It controls the opening and closing of each switch.

すなわち、第8図においては、r1=r2=…=r10
=rと仮定しているから、出力電圧I・Z・は(3)、(4)
式であらわされる。
That is, in Figure 8, r 1 = r 2 =...= r 10
Since it is assumed that = r, the output voltage I・Z・ is (3), (4)
It is expressed by the formula.

I・Z・=I・8r/10r・R/R+I・6r/10r・R/
10R……(3) =10V×0.8+10V・0.6×0.1=8.6V ……(4) 実際は、第8図から明らかなように入力Iに対
して−I・Z・と符号は反転するものである。
I・Z・=I・8r/10r・R/R+I・6r/10r・R/
10R...(3) = 10V x 0.8 + 10V ・0.6 x 0.1 = 8.6V ...(4) In reality, as is clear from Figure 8, the sign is inverted as -I, Z, and so on for input I. be.

従つて前記の操作によつてオンとなるスイ
ツチは、第8図のスイツチ群75−iのうち、
S30とS4のみとなる。(たゞし、8.6Vを設定する
場合)。
Therefore, the switches turned on by the above operation are among the switch group 75-i in FIG.
Only S 30 and S 4 will be available. (However, if you set it to 8.6V).

次に、スイツチ駆動コード逆変換器77はス
イツチ駆動コード変換器74とは全く逆に、ス
イツチ駆動コード変換器74の出力を整定した
ときと同じ形式の10進、絶対値表現に逆変換す
る。
Next, the switch drive code inverse converter 77 inversely converts the output of the switch drive code converter 74 into a decimal and absolute value representation in the same format as when it was set, completely opposite to the switch drive code converter 74.

逆変換された整定値はデータセレクタ78を
介してランプドライバ79に与えられ、この値
が表示ランプ80に表示される。
The inversely converted setting value is given to the lamp driver 79 via the data selector 78, and this value is displayed on the display lamp 80.

運転員は、自分の設定した値と、この表示ラ
ンプ80に表示された値とを比較することによ
つて、確実に設定した整定値をチエツクするこ
とが可能である。
By comparing the value that the operator has set with the value displayed on the display lamp 80, the operator can reliably check the set value that has been set.

次に、リレー出力をロツクすることなしに、整
定変更をオンラインで行なうケースについて説明
する。
Next, a case will be explained in which setting changes are made online without locking the relay output.

この場合は、第7図において、破線で示したラ
ツチ回路73−1〜73−n及びラツチ制御ゲー
ト82−1〜82−nを付加すると共に、
EAROM72−iのデータをデータセレクタ7
8に伝送するための信号線aを設ける。そして、
整定変更制御スイツチ83の操作によつて、その
出力信号を1レベル(=0レベル)とする。
In this case, in addition to adding latch circuits 73-1 to 73-n and latch control gates 82-1 to 82-n indicated by broken lines in FIG.
EAROM72-i data to data selector 7
A signal line a for transmission to 8 is provided. and,
By operating the setting change control switch 83, the output signal is set to 1 level (=0 level).

これによつてラツチ回路73−iのラツチタイ
ミングをロツクし、メモリ72−iの出力(すな
わち、新たな整定値)がラツチ回路73−iにラ
ツチされないようにする。換言すれば、これまで
ラツチしていた整定値をそのまゝ保持させる。
This locks the latch timing of latch circuit 73-i and prevents the output of memory 72-i (ie, the new set value) from being latched in latch circuit 73-i. In other words, the set value that has been latched until now is held as is.

このようにしておいて、前述と同様の手法によ
つてEAROM72−iに新整定値を記憶する。
つゞいて信号線aを介してこの値をデータセレク
タ78に送り、さらにドライバ79を介して整定
値表示器80に表示し、チエツクするようにす
る。
In this way, the new set value is stored in the EAROM 72-i using the same method as described above.
This value is then sent to the data selector 78 via the signal line a, and further displayed on the set value display 80 via the driver 79 for checking.

以上の操作によつて、EAROM72−iに正
しい新整定値が記憶されたことが確認されたなら
ば、ラツチ信号制御ゲート82−iの信号によつ
てラツチ回路73−iのラツチタイミングロツク
を解除する。
After confirming that the correct new set value is stored in the EAROM 72-i through the above operations, the latch timing lock of the latch circuit 73-i is released by the signal of the latch signal control gate 82-i. do.

これによつて、EAROM72−iに記憶され
ていた新整定値がスイツチ駆動コード変換器74
−iに加えられる。その後は、前述の場合と同様
にして減衰器76−iの設定が行なわれ、アナロ
グ形リレーの整定値設定が完了する。
As a result, the new setting value stored in the EAROM 72-i is transferred to the switch drive code converter 74.
- added to i. Thereafter, the attenuator 76-i is set in the same manner as in the case described above, and the setting value of the analog relay is completed.

つぎに、第7図におけるデイジタル形リレーの
整定値設定方式についても述べておく。
Next, the setting value setting method of the digital relay shown in FIG. 7 will also be described.

アナログ形リレーの場合と同様に、整定変更
制御スイツチ83を押してその出力信号Aを1
レベルにしておく。
As with analog type relays, press the setting change control switch 83 to change the output signal A to 1.
Keep it at level.

リレー選択スイツチ70を選択し、整定値設
定スイツチ81に整定値を設定した後、データ
書込みスイツチ83を押す。
After selecting the relay selection switch 70 and setting the set value on the set value setting switch 81, the data write switch 83 is pressed.

その結果、EAROM85には、EAROM7
2−iと同様に、整定値設定スイツチ81によ
つて設定した10進、絶対値表現の整定値が記憶
される。
As a result, EAROM85 has EAROM7
Similarly to 2-i, the set value set by the set value setting switch 81 in decimal and absolute value expression is stored.

この値は、アドレス一致回路87からのラツ
チタイミングによつて表示制御(ラツチ)回路
86にラツチされ、アナログ形リレーの場合と
同様にデータセレクタ78及びドライバ79を
介して整定値表示器80の表示ランプに表示さ
れる。
This value is latched in the display control (latch) circuit 86 by the latch timing from the address matching circuit 87, and is displayed on the set value display 80 via the data selector 78 and driver 79 as in the case of an analog type relay. displayed on the lamp.

EAROM85に記憶され、表示器80によ
つて確認された整定値は、アドレスセレクタ8
4を介して、CPUアドレスを前記EAROM8
5に与えることにより、デイジタルデータバス
91を介してマイクロコンピユータ内のメモリ
に入力され、リレー用演算に使用される。
The set value stored in the EAROM 85 and confirmed by the display 80 is sent to the address selector 8.
4, set the CPU address to the EAROM8
5, it is input to the memory in the microcomputer via the digital data bus 91 and used for relay calculations.

なお、このとき必要があれば、10進表示から
2進表示にソフトウエアで変換して使用するこ
とは言うまでもない。また、以上のようにして
コンピユータに入力した整定値は、前記した(1)
式及び(2)式のZ・として使用されるものである。
At this time, it goes without saying that if necessary, the decimal representation may be converted to binary representation using software. In addition, the setting values input into the computer as described above are as described in (1) above.
This is used as Z in equations (2) and (2).

他のデイジタルリレー要素の整定値を変更す
るときには、リレー選択スイツチ70を選び直
して、再び上記と同様の処理を実行すれば、他
のデイジタルリレー要素の整定値を変更可能で
あることは言うまでもない。
Needless to say, when changing the setting values of other digital relay elements, it is possible to change the setting values of other digital relay elements by reselecting the relay selection switch 70 and executing the same process as above again. .

次に、このデイジタル形リレーの整定変更をオ
ンラインで実施する場合について述べる。バツフ
アメモリ89およびその書込み制御用ゲート88
−1は、このオンライン整定変更用に備えたもの
である。
Next, a case will be described in which the settings of this digital relay are changed online. Buffer memory 89 and its write control gate 88
-1 is provided for this online setting change.

このように、バツフアメモリ89およびその書
込み制御用ゲート88−1を付加した場合には、
まず、EAROM85に、アドレスセレクタ84
を介して、タイミングアドレスを与え、
EAROM85の内容をバツフアメモリ89に転
送する。このとき、CPUは前記バツフアメモリ
89より整定値を入力して、リレー用演算を実行
する。
In this way, when the buffer memory 89 and its write control gate 88-1 are added,
First, add address selector 84 to EAROM85.
Give the timing address via,
The contents of EAROM 85 are transferred to buffer memory 89. At this time, the CPU inputs the setting value from the buffer memory 89 and executes the relay calculation.

したがつて、オンラインによる整定変更の場合
には、このバツフアメモリ89への書込み信号
を、書込み制御用ゲートの出力信号(特に信号
A)で禁止するようにする。その結果、バツフア
メモリ89はこれまでの値を凍結するようにな
る。
Therefore, in the case of online setting change, the write signal to the buffer memory 89 is prohibited by the output signal (particularly signal A) of the write control gate. As a result, the buffer memory 89 freezes the previous values.

このようにしておけば、マイクロコンピユータ
は、後述するようにEAROM85に新たな整定
値が記憶されている間中、前記バツフアメモリ8
9より、従来の整定値を入力して、保護リレー演
算を継続することができる。
By doing this, the microcomputer can operate the buffer memory 8 while the new setting value is being stored in the EAROM 85, as will be described later.
9, it is possible to input the conventional setting value and continue the protection relay calculation.

新しく整定変更する値は、前述の手法によつて
EAROM85に記憶される。この値は、もちろ
ん表示制御(ラツチ)回路86及びデータセレク
タ78、ドライバ79を介して整定値表示器80
に表示されるので、チエツク可能であることは明
らかである。さらに、EAROM85に記憶され
る整定値はデイジタルリレー用であるので、もち
ろん複数のデイジタルリレーに対応する値が順次
に記憶される。
The new setting change value is determined using the method described above.
Stored in EAROM85. This value is of course transmitted to the set value display 80 via the display control (latch) circuit 86, data selector 78, and driver 79.
It is clear that it can be checked because it is displayed on the screen. Furthermore, since the set values stored in the EAROM 85 are for digital relays, of course values corresponding to a plurality of digital relays are stored sequentially.

全ての整定変更が終了したなら、制御用ゲート
88−1による整定値データ伝送の禁止が解除さ
れ、新しい整定値がEAROM85からバツフア
メモリ89に転送される。この結果、CPUは、
新しい整定値を用いて保護リレー演算を実行する
ようになる。
When all setting changes are completed, the prohibition of setting value data transmission by the control gate 88-1 is released, and the new setting value is transferred from the EAROM 85 to the buffer memory 89. As a result, the CPU
The protection relay calculation will now be executed using the new set value.

以上においては、カスタムIC化されたアナロ
グ形リレー及びデイジタル形リレーの双方に共通
の整定値設定方式を述べた。しかし、明らかなよ
うに、本発明はアナログ形リレーのみの整定値設
定にも適用できるものである。
Above, we have described a setting value setting method that is common to both analog relays and digital relays that are made into custom ICs. However, as is clear, the present invention is also applicable to setting values only for analog type relays.

以上の説明から明らかなように、本発明によれ
ば、アナログ形リレーに対してもデイジタル形リ
レーと同様の10進、絶対値表現の整定ができ、デ
イジタルとアナログ両形が混在するリレーシステ
ムにおいても、同一の手法による整定ができると
いう効果を奏することができる。
As is clear from the above explanation, according to the present invention, it is possible to set decimal and absolute value expressions for analog type relays in the same way as for digital type relays, and in a relay system where both digital and analog types coexist. It is also possible to achieve the effect that settling can be performed using the same method.

また、アナログ及びデイジタル形リレーともオ
ンラインによる整定変更が可能である。
Also, online setting changes are possible for both analog and digital relays.

さらに本発明によれば、設定された整定値を表
示ランプ等によつて再確認してから次のステツプ
に進むことができるので、誤整定がない等のメリ
ツトが期待できる。
Further, according to the present invention, since it is possible to proceed to the next step after reconfirming the set value using a display lamp or the like, it is expected that there will be no erroneous setting.

さらに、スイツチ駆動コード変換回路の内容
(74及び75)を変更することによつて、全て
の種類のリレー要素に使用可能であるので、フレ
キシビリテイに非常に富んでいる。
Further, by changing the contents (74 and 75) of the switch drive code conversion circuit, it can be used for all types of relay elements, so it has great flexibility.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による保護リレーシステム構成
の一例を示すブロツク図、第2図は第1図中のデ
イジタルリレー部のブロツク構成例図、第3図は
位相比較形アナログリレーのブロツク図、第4図
はモーリレーのベクトル特性図、第5図はリアク
タンスリレーのベクトル特性図、第6図は整流形
アナログリレーのブロツク図、第7図は本発明の
共通整定部の一例を示すブロツク図、第8図は第
7図における減衰器及びスイツチの構成例を示す
ブロツク図、第9図はスイツチ駆動コード変換器
の一例を示す図である。 70……リレー選択スイツチ、71……選択リ
レーアドレスエンコーダ、72−1〜72−n…
…整定値記憶用メモリ(EAROM)、73−1〜
73−n……ラツチ回路、74−1〜74−n…
…スイツチ駆動コード変換器、75−1〜75−
n……スイツチ、76−1〜76−n……電圧減
衰器、77……スイツチ駆動コード逆変換器、7
8……データセレクタ、79……ドライバー回
路、80……整定値表示器、81……整定値設定
スイツチ、82−1〜82−n……ラツチ信号制
御ゲート、83……整定変更制御スイツチ。
FIG. 1 is a block diagram showing an example of the configuration of a protective relay system according to the present invention, FIG. 2 is an example block diagram of the digital relay section in FIG. 1, FIG. 3 is a block diagram of a phase comparison type analog relay, and FIG. Figure 4 is a vector characteristic diagram of a Mori relay, Figure 5 is a vector characteristic diagram of a reactance relay, Figure 6 is a block diagram of a rectifying type analog relay, Figure 7 is a block diagram showing an example of the common setting section of the present invention, and Figure 5 is a vector characteristic diagram of a reactance relay. FIG. 8 is a block diagram showing a configuration example of the attenuator and switch in FIG. 7, and FIG. 9 is a diagram showing an example of a switch drive code converter. 70... Relay selection switch, 71... Selection relay address encoder, 72-1 to 72-n...
...Setting value storage memory (EAROM), 73-1~
73-n...Latch circuit, 74-1 to 74-n...
...Switch drive code converter, 75-1 to 75-
n...Switch, 76-1 to 76-n...Voltage attenuator, 77...Switch drive code inverse converter, 7
8...Data selector, 79...Driver circuit, 80...Setting value display, 81...Setting value setting switch, 82-1 to 82-n...Latch signal control gate, 83...Setting change control switch.

Claims (1)

【特許請求の範囲】 1 複数のアナログ形保護リレー要素に対する整
定を、共通の整定部を用いて行なうようにした保
護リレーの整定装置において、整定の対象となる
リレー要素を指定するリレー選択スイツチと、絶
対値表現で、前記指定されたリレー要素の整定値
をメモリに入力し、記憶させる整定値設定スイツ
チと、該メモリの内容をアナログスイツチ駆動コ
ードに変換するスイツチ駆動コード変換器と、複
数のスイツチの選択的開閉によつて減衰率を可変
できる電圧減衰回路とを具備し、該電圧減衰回路
のスイツチを、該スイツチ駆動コード変換器の出
力に応じて、選択的に開閉制御することにより、
前記指定されたアナログ形リレー要素の整定値設
定を絶対値表現で整定するように構成されたこと
を特徴とする保護リレーの整定装置。 2 複数のアナログ形保護リレー要素に対する整
定を、共通の整定部を用いて行なうようにした保
護リレーの整定装置において、整定の対象となる
リレー要素を指定するリレー選択スイツチと、絶
対値表現で、前記指定されたリレー要素の整定値
をメモリに入力し、記憶させる整定値設定スイツ
チと、該メモリの内容をアナログスイツチ駆動コ
ードに変換するスイツチ駆動コード変換器と、複
数のスイツチの選択的開閉によつて減衰率を可変
できる電圧減衰回路と、該スイツチ駆動コード変
換器の出力を絶対値表現の整定値に逆変換する回
路と、該逆変換回路の出力を表示する表示回路と
を具備し、該電圧減衰回路のスイツチを、該スイ
ツチ駆動コード変換器の出力に応じて、選択的に
開閉制御することにより、前記指定されたアナロ
グ形リレー要素の整定値設定を絶対値表現で整定
するように構成されたことを特徴とする保護リレ
ーの整定装置。 3 複数のアナログ形保護リレー要素に対する整
定を、共通の整定部を用いて行なうようにした保
護リレーの整定装置において、整定の対象となる
リレー要素を指定するリレー選択スイツチと、絶
対値表現で、前記指定されたリレー要素の整定値
をメモリに入力し、記憶させる整定値設定スイツ
チと、該メモリの内容を記憶するラツチ回路と、
該ラツチ回路の動作を制御するラツチ信号制御ゲ
ートと、該ラツチ回路の記憶内容をアナログスイ
ツチ駆動コードに変換するスイツチ駆動コード変
換器と、複数のスイツチの選択的開閉によつて減
衰率を可変できる電圧減衰回路とを具備し、該電
圧減衰回路のスイツチを、該スイツチ駆動コード
変換器の出力に応じて、選択的に開閉制御するこ
とにより、前記指定されたアナログ形リレー要素
の整定値設定を絶対値表現で整定するように構成
されたことを特徴とする保護リレーの整定装置。 4 複数のアナログ形保護リレー要素に対する整
定を、共通の整定部を用いて行なうようにした保
護リレーの整定装置において、整定の対象となる
リレー要素を指定するリレー選択スイツチと、絶
対値表現で、前記指定されたリレー要素の整定値
をメモリに入力し、記憶させる整定値設定スイツ
チと、該メモリの内容を記憶するラツチ回路と、
該ラツチ回路の動作を制御するラツチ信号制御ゲ
ートと、該ラツチ回路の記憶内容をアナログスイ
ツチ駆動コードに変換するスイツチ駆動コード変
換器と、複数のスイツチの選択的開閉によつて減
衰率を可変できる電圧減衰回路と、該メモリの内
容を絶対値表現の整定値に逆変換する回路と、該
逆変換回路の出力を表示する表示回路とを具備
し、該電圧減衰回路のスイツチを、該スイツチ駆
動コード変換器の出力に応じて、選択的に開閉制
御することにより、前記指定されたアナログ形リ
レー要素の整定値設定を絶対値表現で整定するよ
うに構成されたことを特徴とする保護リレーの整
定装置。
[Claims] 1. A protection relay setting device that uses a common setting section to set a plurality of analog protection relay elements, including a relay selection switch that specifies a relay element to be set; , a setting value setting switch that inputs and stores the setting value of the designated relay element in the memory in absolute value expression; a switch drive code converter that converts the contents of the memory into an analog switch drive code; A voltage attenuation circuit whose attenuation rate can be varied by selectively opening and closing a switch is provided, and the switch of the voltage attenuation circuit is selectively controlled to open and close according to the output of the switch drive code converter.
A setting device for a protection relay, characterized in that the device is configured to set the setting value of the designated analog type relay element in absolute value expression. 2. In a protection relay setting device that uses a common setting unit to set a plurality of analog protection relay elements, a relay selection switch that specifies the relay element to be set, and an absolute value expression, A set value setting switch that inputs and stores the set value of the specified relay element in a memory, a switch drive code converter that converts the contents of the memory into an analog switch drive code, and a switch that selectively opens and closes a plurality of switches. A voltage attenuation circuit that can thus vary the attenuation rate, a circuit that inversely converts the output of the switch drive code converter into a set value expressed as an absolute value, and a display circuit that displays the output of the inverse conversion circuit, By selectively controlling the opening and closing of the switch of the voltage attenuation circuit according to the output of the switch drive code converter, the setting value setting of the specified analog type relay element is set in absolute value expression. A protection relay setting device comprising: 3. In a protection relay setting device that uses a common setting unit to set a plurality of analog protection relay elements, a relay selection switch that specifies the relay element to be set, and an absolute value expression, a setting value setting switch that inputs and stores a setting value of the specified relay element in a memory; a latch circuit that stores the contents of the memory;
A latch signal control gate controls the operation of the latch circuit, a switch drive code converter converts the memory contents of the latch circuit into an analog switch drive code, and the attenuation rate can be varied by selectively opening and closing a plurality of switches. and a voltage attenuation circuit, and by selectively controlling opening and closing of a switch of the voltage attenuation circuit according to the output of the switch drive code converter, the setting value of the specified analog type relay element is set. A setting device for a protection relay, characterized in that the setting device is configured to perform setting in absolute value expression. 4. In a protection relay setting device that uses a common setting unit to set a plurality of analog protection relay elements, a relay selection switch that specifies the relay element to be set, and an absolute value expression, a setting value setting switch that inputs and stores a setting value of the specified relay element in a memory; a latch circuit that stores the contents of the memory;
A latch signal control gate controls the operation of the latch circuit, a switch drive code converter converts the memory contents of the latch circuit into an analog switch drive code, and the attenuation rate can be varied by selectively opening and closing a plurality of switches. A voltage attenuation circuit, a circuit for inversely converting the contents of the memory into a set value expressed as an absolute value, and a display circuit for displaying the output of the inverse conversion circuit. The protective relay is configured to set the setting value of the specified analog type relay element in absolute value expression by selectively controlling the opening and closing according to the output of the code converter. Setting device.
JP56150557A 1981-09-25 1981-09-25 Protection relay setting device Granted JPS5854817A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56150557A JPS5854817A (en) 1981-09-25 1981-09-25 Protection relay setting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56150557A JPS5854817A (en) 1981-09-25 1981-09-25 Protection relay setting device

Publications (2)

Publication Number Publication Date
JPS5854817A JPS5854817A (en) 1983-03-31
JPH0145802B2 true JPH0145802B2 (en) 1989-10-04

Family

ID=15499478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56150557A Granted JPS5854817A (en) 1981-09-25 1981-09-25 Protection relay setting device

Country Status (1)

Country Link
JP (1) JPS5854817A (en)

Also Published As

Publication number Publication date
JPS5854817A (en) 1983-03-31

Similar Documents

Publication Publication Date Title
US4371947A (en) ROM Controlled protective relay system for power transmission network
US4672501A (en) Circuit breaker and protective relay unit
EP0358488B1 (en) Equipment for and methods of locating the position of a fault on a power transmission line
US4276605A (en) Method and apparatus for supervising a digital protective relaying system
US5206938A (en) Ic card with memory area protection based on address line restriction
DE2219918A1 (en) Programmable control unit
GB1589353A (en) Digital pattern triggering circuit
JPS6142306B2 (en)
US4068305A (en) Associative processors
US4138917A (en) Key code generator
JPH0145802B2 (en)
US4135149A (en) Indication input signal processing system for use in remote supervisory control apparatus
JPS59205863A (en) Programmable encoding/decoding device
JPH0321923B2 (en)
SU613401A1 (en) Storage
US6606609B1 (en) Apparatus and method for operating an integrated circuit
EP1059584A2 (en) Method and apparatus for generating test pattern for circuit blocks
JP2585211B2 (en) Protective relay
DE2221659A1 (en) Electronic universal machine for controlling industrial processes
JPS6233810B2 (en)
JP2517657B2 (en) Electronic device control method and device
JPH0524966Y2 (en)
JPH10108348A (en) Protection relay
US5872792A (en) Microcomputer
JPS6047664B2 (en) information processing equipment