JPS5854872Y2 - 多入力共用形dc/dcコンバ−タ - Google Patents
多入力共用形dc/dcコンバ−タInfo
- Publication number
- JPS5854872Y2 JPS5854872Y2 JP1978133484U JP13348478U JPS5854872Y2 JP S5854872 Y2 JPS5854872 Y2 JP S5854872Y2 JP 1978133484 U JP1978133484 U JP 1978133484U JP 13348478 U JP13348478 U JP 13348478U JP S5854872 Y2 JPS5854872 Y2 JP S5854872Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- switching
- input voltage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
本考案は、電圧の異なる複数の電源に対して、共通に使
用することのできるDC/DCコンバータに関するもの
である。
用することのできるDC/DCコンバータに関するもの
である。
自動制御システム等においては、大別してAC100V
とDC24Vの2種類の電源系統が多く使用されている
。
とDC24Vの2種類の電源系統が多く使用されている
。
この場合、使用される機器は電源の種類に関係なく、は
ぼ同一の機能を有するものであるが、電源電圧の違いに
応じてその電源部分に異なる設計が施されており、異な
る製品系列として製作されていることが多く、あまり経
済的ではない。
ぼ同一の機能を有するものであるが、電源電圧の違いに
応じてその電源部分に異なる設計が施されており、異な
る製品系列として製作されていることが多く、あまり経
済的ではない。
このような問題点を解決するために、異なる大きさの電
源電圧に対しても共通に使用することのできる電源回路
を実現することが望まれるが、AC100VとDC24
Vのように大きく異なる電圧に対して共通に使用するこ
とのできる電源回路を実現することは容易なことではな
い。
源電圧に対しても共通に使用することのできる電源回路
を実現することが望まれるが、AC100VとDC24
Vのように大きく異なる電圧に対して共通に使用するこ
とのできる電源回路を実現することは容易なことではな
い。
第1図は一般的に考えられる2人力共用形DC,/DC
コンバータにおけるDC/AC変換部を示す構成国であ
る。
コンバータにおけるDC/AC変換部を示す構成国であ
る。
図において、Cは入カコンテ゛ンサ、Tは1次巻線に中
点タップを有するトランス、SELは切換えスイッチ、
Qはスイッチングトランジスタである。
点タップを有するトランス、SELは切換えスイッチ、
Qはスイッチングトランジスタである。
図に示す回路は、入力電圧Einの大きさに応じて切換
えスイッチSELを切り換え、トランスTの1次巻線の
巻数を調整して出力電圧e outを一定に保つように
したものである。
えスイッチSELを切り換え、トランスTの1次巻線の
巻数を調整して出力電圧e outを一定に保つように
したものである。
しかしながら、このような回路において、入力電圧Ei
nとして印加される2つの電圧の大きさがほぼ近い値で
ある場合には問題はないが、前述の如(AC100■と
DC24Vのように大きく異なる場合には、トランスT
の1次巻線N 1. N 2の巻数比を大きくしなけれ
ばならず、スイッチング回路等が複雑となってしまう欠
点を有している。
nとして印加される2つの電圧の大きさがほぼ近い値で
ある場合には問題はないが、前述の如(AC100■と
DC24Vのように大きく異なる場合には、トランスT
の1次巻線N 1. N 2の巻数比を大きくしなけれ
ばならず、スイッチング回路等が複雑となってしまう欠
点を有している。
すなわち、入力電圧EinとしてAC100V系の高電
圧が印加された時には、切換えスイッチSELはH側接
点に切り換えられ、1次巻線N2が使用されるが、この
時、スイッチングトランジスタQには高耐圧の特性が要
求される。
圧が印加された時には、切換えスイッチSELはH側接
点に切り換えられ、1次巻線N2が使用されるが、この
時、スイッチングトランジスタQには高耐圧の特性が要
求される。
また、入力電圧EinとしてDC24V系の低電圧が印
加された時には、切換えスイッチSELはL側接点に切
り換えられ、1次巻線N1が使用されるが、この時、ス
イッチングトランジスタQには大電流の特性が要求され
る。
加された時には、切換えスイッチSELはL側接点に切
り換えられ、1次巻線N1が使用されるが、この時、ス
イッチングトランジスタQには大電流の特性が要求され
る。
一般にトランジスタにおいて、高耐圧と大電流とは全く
異なる特性であり、この両者を同時に満足するトランジ
スタを実現することは非常に困難である。
異なる特性であり、この両者を同時に満足するトランジ
スタを実現することは非常に困難である。
さらに、切換えスイッチSELをL側接点に接続して使
用する場合、接点に大電流が流れるため、接点部分にお
ける損失の影響が無視できなくなってしまう。
用する場合、接点に大電流が流れるため、接点部分にお
ける損失の影響が無視できなくなってしまう。
本考案は、上記のような従来装置の欠点をなくし、特別
なスイッチング素子を使用することなく、異なる大きさ
の入力端子に対して共通に使用することのできるDC/
DCコンバータを簡単な構成により実現することを目的
としたものである。
なスイッチング素子を使用することなく、異なる大きさ
の入力端子に対して共通に使用することのできるDC/
DCコンバータを簡単な構成により実現することを目的
としたものである。
第2図は本考案の多入力共用形DC/DCコンバータの
一実施例を示す構成国である。
一実施例を示す構成国である。
図において、RECl、RFe5は整流回路、Cは入力
コンデンサ、DETは入力電圧検出回路、SWl、SW
2はスイッチング回路、CONはスイッチング回路SW
1.SW2の駆動回路、Tは1次巻線に中点タップを有
するトランス、FILはフィルタ、AMPは誤差増幅器
、Esは基準電圧である。
コンデンサ、DETは入力電圧検出回路、SWl、SW
2はスイッチング回路、CONはスイッチング回路SW
1.SW2の駆動回路、Tは1次巻線に中点タップを有
するトランス、FILはフィルタ、AMPは誤差増幅器
、Esは基準電圧である。
入力電圧elnは整流回路REC1および入力コンデン
サCを介して直流電圧Einに変換された後、スイッチ
ング回路SW1.SW2を介して1ヘランスTの1次巻
線N 1 、 N 2に印加される。
サCを介して直流電圧Einに変換された後、スイッチ
ング回路SW1.SW2を介して1ヘランスTの1次巻
線N 1 、 N 2に印加される。
入力電圧検出回路DETは共通の入力端に印加された直
流電圧Ein(入力電圧ein)の大きさに応じてスイ
ッチング回路SW1の動作を制限するものである。
流電圧Ein(入力電圧ein)の大きさに応じてスイ
ッチング回路SW1の動作を制限するものである。
トランスTの2次巻線Nsに得られる電圧は整流回路R
EC2およびフィルタFILを介して出力電圧Eout
となる。
EC2およびフィルタFILを介して出力電圧Eout
となる。
誤差増幅器AMPおよび基準電圧Esは出力電圧Eou
tの大きさを検出するとともに整流回路REC2の導通
角等を制御し、出力電圧Eoutを所定の値に維持する
ものである。
tの大きさを検出するとともに整流回路REC2の導通
角等を制御し、出力電圧Eoutを所定の値に維持する
ものである。
以上のように構成された本考案の多入力共用形DC/D
Cコンバータにおいて、その動作は次の通りである。
Cコンバータにおいて、その動作は次の通りである。
整流回路REC1やトランスTの2次巻線Ns以降の回
路部の動作は従来装置と同様であるので省略し、ここで
は入力電圧検出回路DETを含むDC/AC変換部の動
作について説明する。
路部の動作は従来装置と同様であるので省略し、ここで
は入力電圧検出回路DETを含むDC/AC変換部の動
作について説明する。
図に示されるように、スイッチング回路SW2.SW2
はトランスTの■次巻線N1.N2と組み合わされ、そ
れぞれ共通の入力端に接続されるとともに、駆動回路C
ONにより発生される信号Sdにより同期的に駆動され
ている。
はトランスTの■次巻線N1.N2と組み合わされ、そ
れぞれ共通の入力端に接続されるとともに、駆動回路C
ONにより発生される信号Sdにより同期的に駆動され
ている。
いま、入力電圧elnとじてDC24Vが印加されたと
すると、入力電圧検出回路DETはこの電圧を検出し、
スイッチング回路SW1を動作可能とするような出力信
号Siを発生する。
すると、入力電圧検出回路DETはこの電圧を検出し、
スイッチング回路SW1を動作可能とするような出力信
号Siを発生する。
ここで、入力電圧検出回路DETの出力信号Siがスイ
ッチング回路SW1の動作を禁止するような2位置の信
号であるとすれば、出力信号Siは例えばOの状態とな
る。
ッチング回路SW1の動作を禁止するような2位置の信
号であるとすれば、出力信号Siは例えばOの状態とな
る。
したがって、スイッチング回路SW1.SW2は共に動
作するが、スイッチング回路SW2とトランスTの1次
巻線の中点タップとの間にはスイッチング回路SW1に
゛より逆バイアスされるので、実質的にスイッチング回
路SW1のみが動作しているようにみえる。
作するが、スイッチング回路SW2とトランスTの1次
巻線の中点タップとの間にはスイッチング回路SW1に
゛より逆バイアスされるので、実質的にスイッチング回
路SW1のみが動作しているようにみえる。
この結果、断続された電圧は巻数の少ない1次巻線N1
を介して2次巻線Ns側に伝達されるようになる。
を介して2次巻線Ns側に伝達されるようになる。
次に、入力電圧e、。
とじてAC100Vが印加されたとすると、入力電圧検
出回路DETはこの電圧に応じて、その出力信号Siを
1の状態に変化させる。
出回路DETはこの電圧に応じて、その出力信号Siを
1の状態に変化させる。
このため、スイッチング回路SW1はその動作を禁止さ
れ、常に開放の状態となるので、今度はスイッチング回
路SW2のみが動作し、断続された電圧は巻数の多い1
次巻線N2を介して2次巻線Ns側に伝達されるように
なる。
れ、常に開放の状態となるので、今度はスイッチング回
路SW2のみが動作し、断続された電圧は巻数の多い1
次巻線N2を介して2次巻線Ns側に伝達されるように
なる。
ここで、1次巻線N、、N2の巻数比は入力電圧eln
の比にほぼ等しく選ばれているもので、2次巻線Nsに
現われる電圧の変動を小さくして誤差増幅器AMP等に
よる調整動作の幅を緩和している。
の比にほぼ等しく選ばれているもので、2次巻線Nsに
現われる電圧の変動を小さくして誤差増幅器AMP等に
よる調整動作の幅を緩和している。
このように、本考案の装置では入力電圧検出回路DET
により入力電圧elnの大きさを検出して、スイッチン
グ回路SW1の動作を制御するようにしているので、使
用する1次巻線の巻線を入力電圧elnの大きさに応し
て自動的に選択することができる。
により入力電圧elnの大きさを検出して、スイッチン
グ回路SW1の動作を制御するようにしているので、使
用する1次巻線の巻線を入力電圧elnの大きさに応し
て自動的に選択することができる。
また、入力電圧eInの大きさに応じてスイッチング回
路sw1. s w2を選択的に使用するようにしてい
るので゛、これらのスイッチング回路SW、。
路sw1. s w2を選択的に使用するようにしてい
るので゛、これらのスイッチング回路SW、。
SW2に要求される特性は、スイッチング回路SW1に
は大電流特性、スイッチング回路SW2には高耐圧特性
のみであり、実現が容易であるとともに回路等も簡単に
することができる。
は大電流特性、スイッチング回路SW2には高耐圧特性
のみであり、実現が容易であるとともに回路等も簡単に
することができる。
さらに、大電流の流れる経路に切換えスイッチが介在し
ていないので、切換えスイッチの接点部分における損失
の影響を受けることがない。
ていないので、切換えスイッチの接点部分における損失
の影響を受けることがない。
以下、本考案の多入力共用形DC/DCコンバータに使
用されるDC/AC変換部の具体的な実施例について説
明する。
用されるDC/AC変換部の具体的な実施例について説
明する。
第3図はスイッチング回路SW工、SW2をトランジス
タQ1.Q2により実現するとともに、これらのトラン
ジスタQ1.Q2をダーリントン接続したものである。
タQ1.Q2により実現するとともに、これらのトラン
ジスタQ1.Q2をダーリントン接続したものである。
Q3はトランジス、りQlの動作を制御するトランジス
タ、Dlは逆流阻止用のダイオードである。
タ、Dlは逆流阻止用のダイオードである。
ダイオードD1はトランスTの1次巻線と高圧側のスイ
ッチング回路(トランジスタQ2)との間に挿入されて
いる。
ッチング回路(トランジスタQ2)との間に挿入されて
いる。
トランジスタQ1.Q2は信号Sdにより同期的に駆動
されるが、禁止信号Siが印加されてトランジスタQ3
が導通となると、トランジスタQ工のベースがアース電
圧にクランプされて、トランジスタQ2のみの動作とな
る。
されるが、禁止信号Siが印加されてトランジスタQ3
が導通となると、トランジスタQ工のベースがアース電
圧にクランプされて、トランジスタQ2のみの動作とな
る。
第4図は第3図と同様に1−ランジスタQ1.Q2を従
属的に接続したもので、これらの結合をトランスTdを
介して行なうようにしたものである。
属的に接続したもので、これらの結合をトランスTdを
介して行なうようにしたものである。
ここで、トランジスタQ3は禁止信号Siの反転信号S
iにより駆動され、トランジスタQ3が導通の時のみト
ランジスタQ1が動作を行なう。
iにより駆動され、トランジスタQ3が導通の時のみト
ランジスタQ1が動作を行なう。
この回路においてはトランジスタQ1の動作をそのベー
ス電流を遮断することにより行なっているので、前記し
た第3図の回路に比べて効率が改善される。
ス電流を遮断することにより行なっているので、前記し
た第3図の回路に比べて効率が改善される。
第5図はさらに高効率化を計ったものである。
すなわち、トランジスタQ1.Q2をトランスTdを介
して駆動するとともにトランスTの1次巻線N 1.
N 2を流れる電流を帰環巻線Ndfを介してトランス
Tdに帰環するようにしたものである。
して駆動するとともにトランスTの1次巻線N 1.
N 2を流れる電流を帰環巻線Ndfを介してトランス
Tdに帰環するようにしたものである。
トランジスタQ1.Q2が駆動されると1次巻線N1.
N2を流れる電流がトランスTdを介してトランジスタ
Q1.Q2に正帰還されるので、トランジスタQ1゜Q
2の動作の状態に応じてベース電流を最適に変化させる
ことができ、特に低電流動作時にベース電流を減少させ
、制御性の改善と高効率化を行なうことができる。
N2を流れる電流がトランスTdを介してトランジスタ
Q1.Q2に正帰還されるので、トランジスタQ1゜Q
2の動作の状態に応じてベース電流を最適に変化させる
ことができ、特に低電流動作時にベース電流を減少させ
、制御性の改善と高効率化を行なうことができる。
第6図はスイッチング回路SW1.SW2を2石の両波
形とするとともに、駆動回路CONを自励振形の発振回
路としたものである。
形とするとともに、駆動回路CONを自励振形の発振回
路としたものである。
図に示されるように、トランジスタQll、Ql□およ
びトランジスタQ21.Q22はそれぞ゛れ一組となっ
てスイッチング回路SW1.SW2を構成し、帰還巻線
Nf1.Nf2を有する駆動回路C0N1.CON2に
より駆動されている。
びトランジスタQ21.Q22はそれぞ゛れ一組となっ
てスイッチング回路SW1.SW2を構成し、帰還巻線
Nf1.Nf2を有する駆動回路C0N1.CON2に
より駆動されている。
スイッチング回路SW1.1次巻線N1および駆動回路
CON、は一般にロイヤー回路と呼ばれる自励振形の発
振回路を構成し、入力電圧Einを断続する。
CON、は一般にロイヤー回路と呼ばれる自励振形の発
振回路を構成し、入力電圧Einを断続する。
また、スイッチング回路SW2.1次巻線N2および駆
動回路CON2も同様にロイヤー回路を構成している。
動回路CON2も同様にロイヤー回路を構成している。
ここで、駆動回路CON、の帰還回路にはトランジスタ
Q3が挿入されており、禁止信号Siに応じてスイッチ
ング回路SW1の動作を制御している。
Q3が挿入されており、禁止信号Siに応じてスイッチ
ング回路SW1の動作を制御している。
なお、2つの駆動回路C0N1.CON2はトランスT
の磁芯を共用して磁芯飽和形の発振回路を構成している
ので、完全に周期して発振するものである。
の磁芯を共用して磁芯飽和形の発振回路を構成している
ので、完全に周期して発振するものである。
第7図は本考案の多入力共用形DC/DCコンバータを
3人力の場合に応用した例を示すものである。
3人力の場合に応用した例を示すものである。
図に示されるように、トランスTの1次巻線はN、、N
2.N3の3つの巻線に分割され、それぞれスイッチン
グ回路SW1.SW2.SW3を介して共通の入力端に
並列に接続されている。
2.N3の3つの巻線に分割され、それぞれスイッチン
グ回路SW1.SW2.SW3を介して共通の入力端に
並列に接続されている。
また、入力電圧検出回路DETは共通の入力端に印加さ
れた入力電圧Einの大きさに応じて禁止信号Si1.
Si2を発生し、スイッチング回路SW1.SW2の動
作を制御する。
れた入力電圧Einの大きさに応じて禁止信号Si1.
Si2を発生し、スイッチング回路SW1.SW2の動
作を制御する。
すなわち、入力電圧Einが低電圧の時にはスイッチン
グ回路SW1を動作させ、中間の電圧の時にはスイッチ
ング回路SW1の動作を禁止してスイッチング回路SW
2を動作させる。
グ回路SW1を動作させ、中間の電圧の時にはスイッチ
ング回路SW1の動作を禁止してスイッチング回路SW
2を動作させる。
また、高電圧の時にはスイッチング回路SW1.SW2
の動作をともに禁止して、スイッチング回路SW3のみ
を動作させる。
の動作をともに禁止して、スイッチング回路SW3のみ
を動作させる。
なお、上記の説明においてトランスTの1次巻線は中点
タップにより分割された場合を例示したが、別々に巻回
された複数の巻線を使用しても同様の動作を行なわせる
ことができる。
タップにより分割された場合を例示したが、別々に巻回
された複数の巻線を使用しても同様の動作を行なわせる
ことができる。
以上説明したように本考案の多入力共用形DC/DCコ
ンバータでは、それぞれ入力電圧の大きさに応じた巻数
を有する複数個の1次巻線をそれぞれ同じ周期で駆動さ
れるスイッチング回路を介して共通の入力端に接続する
とともに、これらのスイッチング回路を入力電圧の大き
さに応じて選択的に動作させるようにしているので、特
別なスイッチング素子を使用することなく、異なる大き
さの入力電圧に対して共通に使用することのできるDC
/DCコンバータを簡単な構成により実現することがで
きる。
ンバータでは、それぞれ入力電圧の大きさに応じた巻数
を有する複数個の1次巻線をそれぞれ同じ周期で駆動さ
れるスイッチング回路を介して共通の入力端に接続する
とともに、これらのスイッチング回路を入力電圧の大き
さに応じて選択的に動作させるようにしているので、特
別なスイッチング素子を使用することなく、異なる大き
さの入力電圧に対して共通に使用することのできるDC
/DCコンバータを簡単な構成により実現することがで
きる。
第1図は従来の2人力共用形DC/DCコンバータの要
部の一例を示す構成図、第2図〜第7図は本考案の多入
力共用形DC/DCコンバータおよびその要部の実施例
を示す構成図である。 RECl、REC2・・・・・・整流回路、DET・・
・・・・入力電圧検出回路、SWl、SW2.SW3・
・間スイッチング回路、CON、C0N1.CON2・
・・・・・駆動回路、FIL・・曲フィルタ、AMP・
・・・・・誤差増幅器、Es・・量基準電圧。
部の一例を示す構成図、第2図〜第7図は本考案の多入
力共用形DC/DCコンバータおよびその要部の実施例
を示す構成図である。 RECl、REC2・・・・・・整流回路、DET・・
・・・・入力電圧検出回路、SWl、SW2.SW3・
・間スイッチング回路、CON、C0N1.CON2・
・・・・・駆動回路、FIL・・曲フィルタ、AMP・
・・・・・誤差増幅器、Es・・量基準電圧。
Claims (1)
- それぞれ入力電圧の大きさに応じた巻数を有する複数個
の1次巻線と1つの2次巻線とよりなるトランスと、そ
れぞれ前記複数個の1次巻線と組み合わされ共通の入力
端に接続されるとともにスイッチングした入力電圧をそ
れぞれの1次巻線に供給する複数個のスイッチング回路
と、この複数個のスイッチング回路のうちの高・圧側ス
イッチング回路とそのスイッチング回路が接続された前
記トランスの1次巻線との間に挿入された逆流防止用の
ダイオードと、前記複数個のスイッチング回路にそれぞ
れ同期した共通の駆動信号を供給する駆動回路と、前記
共通の入力端に印加された入力電圧の大きさに応じて前
記スイッチング回路の動作を低圧側から順に制限してゆ
く入力電圧検出回路と、前記トランスの2次巻線側に接
続された整流回路とを具備してなる多入力共用形DC/
DCコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978133484U JPS5854872Y2 (ja) | 1978-09-28 | 1978-09-28 | 多入力共用形dc/dcコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978133484U JPS5854872Y2 (ja) | 1978-09-28 | 1978-09-28 | 多入力共用形dc/dcコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5551636U JPS5551636U (ja) | 1980-04-05 |
| JPS5854872Y2 true JPS5854872Y2 (ja) | 1983-12-14 |
Family
ID=29101987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978133484U Expired JPS5854872Y2 (ja) | 1978-09-28 | 1978-09-28 | 多入力共用形dc/dcコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854872Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012085447A (ja) * | 2010-10-12 | 2012-04-26 | Diamond Electric Mfg Co Ltd | Ac−dcコンバータ |
| JP7369940B2 (ja) * | 2019-03-28 | 2023-10-27 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5627541Y2 (ja) * | 1976-06-29 | 1981-07-01 |
-
1978
- 1978-09-28 JP JP1978133484U patent/JPS5854872Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5551636U (ja) | 1980-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959764A (en) | DC/DC converter switching at zero voltage | |
| US5066900A (en) | Dc/dc converter switching at zero voltage | |
| US3769571A (en) | Power inverter circuit | |
| GB2417145A (en) | DC to DC converter with high frequency zig-zag transformer | |
| JP2000014136A (ja) | Dc−dcコンバータ | |
| US4930059A (en) | Switched-mode DC-to-DC power converter | |
| US4583156A (en) | Switching mode power supply using saturable reactors | |
| JP2979453B2 (ja) | 一石フォワード形多出力コンバータ | |
| JPH08130875A (ja) | 直流電源装置 | |
| JP3177930B2 (ja) | 電源装置 | |
| JPS5893471A (ja) | 電源装置 | |
| JPS63194585U (ja) | ||
| JPH0619317Y2 (ja) | スイツチング電源の突入電流制限回路 | |
| JPH04261361A (ja) | 多出力電圧変換装置 | |
| JPH0238420Y2 (ja) | ||
| JPH0333177Y2 (ja) | ||
| JPH0336223Y2 (ja) | ||
| JPS631830B2 (ja) | ||
| SU1554092A1 (ru) | Источник питани с бестрансформаторным входом | |
| JPS6316311Y2 (ja) | ||
| JPH05344240A (ja) | 信号分離回路 | |
| JPS58179161A (ja) | スイツチングレギユレ−タの運転方法及びその回路 | |
| JPS624009B2 (ja) | ||
| JPH06327249A (ja) | 閉ループ制御と2次pwm制御を用いた多出力コンバータ | |
| JPS6259552B2 (ja) |