JPS5855487Y2 - 数値入力装置 - Google Patents

Description

【考案の詳細な説明】 この考案は例えば複写しようとする枚数をブツシュボタ
ンによって設定し、設定された枚数だけ幾度でも複写開
始ボタンを押すことによって複写物を得ることのできる
計数装置に使用する数値入力装置に関するものである。

例えば、複写機に用いられるこのような入力装置では、
複写しようとする枚数を押しボタンを押すことによって
設定したり、表示管に表示したりしていたが、同じ枚数
の複写物を得る場合の他は複写機に設定している枚数を
変更するのに先だって、前に設定された数値を消去する
ためクリアボタンを押す必要があった。

又、このような手間を省くため、一定時間経過後は設定
した数値を自動的に消去するようにした装置もあるが、
このような装置では同じ枚数の複写物を連続してとると
き、そのたびに複写しようとする枚数をブツシュボタン
等で設定するか、又は記憶装置内に記憶さ；せた数値を
再び読み出すための手段を必要とした。

この考案は、前記した従来技術の欠点を除去するために
、ブツシュボタンやテンキー等によって数字（デ゛ジッ
ト）を入力する際、各数字入力間隔が一定時間内である
場合は、これを連続した桁数の１個の数として設定およ
び表示し、一定時間経過後に数字が入力された場合は、
先に入力した数字を自動的に消去する装置−すなわち、
例えば２数字ｒ３」ｒ５」が予定時間以内の間隔で連続
して入力されたときは１個の数「３５」として設定・表
示し、予定時間より長い時間間隔で入力されたときは先
ず「３」を設定・表示し、その後前記「３」を消去して
新たに「５」を設定・表示するような装置を提供するも
のである。

以下実施例と共にこの考案を説明する。

第１図はこの考案の１実施例のブロック図、第２図はそ
の動作を説明するためのタイムチャートである。

希望する数字、例えば複写機のセット枚数の数字をキー
エンコーダ１より入力すると、その信号は波形整形回路
２に入る。

この回路２は例えば微分回路とワンショットマルチより
構成され、一定のパルス幅ｔ。

を持つパルスａ（第２図ａ）を出力する。

この出力ａは遅延線６を通して記憶装置３に入力される
とともに、ＯＲゲイト４にも入力される。

ＯＲゲイト４の出力のうち遅延線７を通じてタイマ回路
５に入る信号ａ’ （第２図ａ’）はｔ２だけ遅らされ
る。

このｔ２は少なくともｔ。＜ｔ２である必要がある。

タイマ５は前記遅延信号ａ′の立ち下がりによって作動
を開始し、それからｔ３の時間だけローレベルとなって
ＡＮＤゲイト８を閉じる（第２図ｂ）。

これに先立ち、ＯＲゲイト４の出力はまた直接ＡＮＤゲ
イト８にも加えられるのでＡＮＤゲイト８はクリアパル
スｄ （第２図ｄ）を発生し、これがＯＲゲイト９を介
して記憶装置３をクリアする。

その後で遅延線６の出力パルスＣ（第２図Ｃ）が前記記
憶装置３に供給され、このようにして入力された数字Ｎ
１の記憶装置３への設定・表示が行なわれる。

つぎに、直前の数字Ｎ１がキーエンコーダ１から入力さ
れた後予定時間（この実施例ではｔｏ ＋ ｔ２＋ ｔ
３）以内に新しく後続の数字Ｎ２が入力された場合には
、第２図のタイムチャートからも明らかなように、ＡＮ
Ｄゲイト８が閉じられているのでクリアパルスｄは発生
せず、したがって数字Ｎ２は前記数字Ｎ１と一体不可分
の数字として記憶装置３に記憶される。

すなわち、例えば最初に「３」をセットし、それから予
定時間（ｔｏ ＋ ｔ２＋ ｔａ ）以内に次の数字「
５」をセットすれば、記憶装置３には「３５」がセット
されることになる。

一方、前記予定時間（ｔｏ＋ｔ２＋ｔ３）が経過すると
タイマー５の出力は旧に復してＡＮＤゲイト８を開く。

この状態で新たな数字Ｎ３がキイボート１から入力され
ると、それに基づ（ＯＲゲイト４の出力はＡＮＤゲイト
８およびＯＲゲイト９を介して記憶装置３にクリアパル
スを供給し、前記記憶装置３の内容をクリアした後に、
遅延回路６の出力Ｃすなわち新たな数字Ｎ３が前記記憶
装置３に記憶されることになる。

以上のように本考案によれば、複数の数字をセットする
場合一定の時間以内にセットすれば連続した１個の数と
してセットされ、又一定時間以上おくれてセットすれば
先の記憶をクリアして新たな数としてセットされるから
、特に複写機の枚数設定などにおける従来の欠点を除去
できるほが、その他の面でも広く適用することができる
。

なお、数字などを訂正したい場合は従来どおりにクリア
信号を端子ＣＬから入力すれば、タイマーの出力に無関
係にクリアをかけることができる。

また以上の実施例では遅延線を使用して入力を遅らせて
いるが、他の遅延回路−例えばバッファメモリを使用し
た遅延回路なども使用し得ることは明らがであろう。

【図面の簡単な説明】

第１図はこの考案の１実施例のブロック図、第２図はそ
の動作を説明するタイムチャートである。 １・・・・・・キーエンコーダ、２・・・・・・波形整
形回路、３・・・・・・記憶装置、５・・・・・・タイ
マ、６，７・・・・・・遅延回路。

Claims (1)

【実用新案登録請求の範囲】
1. ブツシュボタン等によりデジットごとに数値を人力する
   人力機構と、入力されたテ゛ジット値を遅延手段を介し
   て記憶する記憶装置と、１つのテ゛ジット値が入力され
   てから第１予定時間後にはじまる第２予定時間の間だけ
   前記記憶装置のクリアを禁止する手段と、前記第１およ
   び第２予定時間の和に相当する時間が、経過した後は、
   新たなデジット値の入力に応答して前記記憶装置をクリ
   アし、前記の新たなデジット値を記憶させる手段とを具
   備したことを特徴とする数値入力装置。