JPS5935256A - 状態履歴装置 - Google Patents
状態履歴装置Info
- Publication number
- JPS5935256A JPS5935256A JP57144303A JP14430382A JPS5935256A JP S5935256 A JPS5935256 A JP S5935256A JP 57144303 A JP57144303 A JP 57144303A JP 14430382 A JP14430382 A JP 14430382A JP S5935256 A JPS5935256 A JP S5935256A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- storage device
- signal
- value
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は状態履歴装置(トレーサ)に関するものである
。
。
従来、この種の状態履歴装置においては、トリガ発生回
路が、第1図に示すように、入力信号1(X)−r <
t=1.2.・・・・・・t n)と、比較信号10
1− r < t=1.2.・・・・・・t”)と、比
較有効指示信号102− i (1=1e 21−・印
−I n )とを入力するアンドゲート1− i、 2
− t 、 4 (’=L2、・・・・s n)と、オ
アゲート3− t (i=l。
路が、第1図に示すように、入力信号1(X)−r <
t=1.2.・・・・・・t n)と、比較信号10
1− r < t=1.2.・・・・・・t”)と、比
較有効指示信号102− i (1=1e 21−・印
−I n )とを入力するアンドゲート1− i、 2
− t 、 4 (’=L2、・・・・s n)と、オ
アゲート3− t (i=l。
2、・・・・、n)とから構成され、複数チャネルの入
力信号ど谷トリガ条件信号との組合せ条件全敗って、格
納停止トリガ信号106ffi発生させていたため、入
力信号の時間的要素を含む時系列でトリガを発生させる
ことが出来ないといり欠点があり、状態履歴装置の利用
範囲に対して大きい制限条件となっていた。
力信号ど谷トリガ条件信号との組合せ条件全敗って、格
納停止トリガ信号106ffi発生させていたため、入
力信号の時間的要素を含む時系列でトリガを発生させる
ことが出来ないといり欠点があり、状態履歴装置の利用
範囲に対して大きい制限条件となっていた。
本発明の目的は、あらかじめ格納された比較値を順次読
み出して、外部同期信号により規定される時刻毎に、入
力信号値と比較値とを比較することにより、入力信号の
時系列を検出して格納停止トリガを発生させることによ
シ、上記欠点を除去した装置を提供することにある。
み出して、外部同期信号により規定される時刻毎に、入
力信号値と比較値とを比較することにより、入力信号の
時系列を検出して格納停止トリガを発生させることによ
シ、上記欠点を除去した装置を提供することにある。
〔発明の構成〕
本発明によるとあらかじめ設定された内部周期または外
部同期信号により複数チャネルの入力信号を格納すると
ともに、そのアドレスを更新スル第1の内部記憶装置と
、外部同期信号で規定される各時刻について各チャネル
毎の入力信号との比較値の時系列と前記各時刻毎に各チ
ャネル毎の比較の有効または無効を指示する比較有効値
の時系列とをあらかじめ格納する第2の内部記憶装置と
、比較開始指示信号に、l:り前記第2の内部記憶装置
の格納された先頭アドレスから前記格納された各チャネ
ル毎の比較値と各チャネル毎の比較有効値とを読み出す
手段と、前記読み出された比較有効値が真であるチャネ
ル毎に入力信号値と前記読み出された比較値とを前記外
部同期信号に同期して比較する手段と1前記比較結果が
全て一致していれば前記第2の内部記憶装置のアドレス
を更新して次の外部同期信号に同期した比較の為に次の
比較値と次の比較オ効値とを読出す手段と、前記比較結
果に不一致が発生した場合に前記第1の内部記憶装置へ
の格納停止トリガを発生させる手段と、前記格納停止ト
リガを発生させてからあらかじめ設定された個数だけ前
記内部周期または前記外部同期信号が経過した時に前記
第1の内部記憶装置への入力信号の格納を停止する手段
と、前記格納停止後前記第1の内部記憶装置に格納され
たデータを出力する手段とを有することを特徴とする状
態履歴装置が得られる。
部同期信号により複数チャネルの入力信号を格納すると
ともに、そのアドレスを更新スル第1の内部記憶装置と
、外部同期信号で規定される各時刻について各チャネル
毎の入力信号との比較値の時系列と前記各時刻毎に各チ
ャネル毎の比較の有効または無効を指示する比較有効値
の時系列とをあらかじめ格納する第2の内部記憶装置と
、比較開始指示信号に、l:り前記第2の内部記憶装置
の格納された先頭アドレスから前記格納された各チャネ
ル毎の比較値と各チャネル毎の比較有効値とを読み出す
手段と、前記読み出された比較有効値が真であるチャネ
ル毎に入力信号値と前記読み出された比較値とを前記外
部同期信号に同期して比較する手段と1前記比較結果が
全て一致していれば前記第2の内部記憶装置のアドレス
を更新して次の外部同期信号に同期した比較の為に次の
比較値と次の比較オ効値とを読出す手段と、前記比較結
果に不一致が発生した場合に前記第1の内部記憶装置へ
の格納停止トリガを発生させる手段と、前記格納停止ト
リガを発生させてからあらかじめ設定された個数だけ前
記内部周期または前記外部同期信号が経過した時に前記
第1の内部記憶装置への入力信号の格納を停止する手段
と、前記格納停止後前記第1の内部記憶装置に格納され
たデータを出力する手段とを有することを特徴とする状
態履歴装置が得られる。
次に本発明について図面全参照して詳細に説明する。
本発明の一実施例を示す第2図において、本発明の状態
履歴装置は、格納停止トリガ発生回路5と、記憶装置6
.7と、表示装置8と、記憶装置6.7のアドレスを与
えるカウンタ9,11と、格納停止トリガ発生後実際に
記憶装置6への入力信号100の格納を停止するための
信号251を 5− 全出力するカウンタ10と、記憶装置6への格納中を表
示するフリップフロップ15と、カウンタ10の更新を
指示するフリップフロップ16と、記憶装置7から比較
値と比較有効値を読出し入力信号値との比較動作中であ
ることを表示するフリップフロップ17と、スイッチ等
から記憶装置7に比較値を直接書込むか、あるいは一度
記憶装置6に採取された入力信号を記憶装置7に書込む
場合かのデータバスを選択する選択回路12と、記憶装
置7から読み出された比較値と入力信号値との比較動作
を開始することを指示する比較開始信号発生回路13と
、アンドゲート20,21.22゜23.24,25,
26,27.28と、オアゲート30,31.32と、
遅延回路40,41゜42と全含み、204は入力信号
の格納のためのタイミング信号、208は入力信号10
0と記憶装置7から読み出された比較値とを比較するタ
イミングを与える外部同期信号、205は状態履歴装置
を有効にするパルス信号である。
履歴装置は、格納停止トリガ発生回路5と、記憶装置6
.7と、表示装置8と、記憶装置6.7のアドレスを与
えるカウンタ9,11と、格納停止トリガ発生後実際に
記憶装置6への入力信号100の格納を停止するための
信号251を 5− 全出力するカウンタ10と、記憶装置6への格納中を表
示するフリップフロップ15と、カウンタ10の更新を
指示するフリップフロップ16と、記憶装置7から比較
値と比較有効値を読出し入力信号値との比較動作中であ
ることを表示するフリップフロップ17と、スイッチ等
から記憶装置7に比較値を直接書込むか、あるいは一度
記憶装置6に採取された入力信号を記憶装置7に書込む
場合かのデータバスを選択する選択回路12と、記憶装
置7から読み出された比較値と入力信号値との比較動作
を開始することを指示する比較開始信号発生回路13と
、アンドゲート20,21.22゜23.24,25,
26,27.28と、オアゲート30,31.32と、
遅延回路40,41゜42と全含み、204は入力信号
の格納のためのタイミング信号、208は入力信号10
0と記憶装置7から読み出された比較値とを比較するタ
イミングを与える外部同期信号、205は状態履歴装置
を有効にするパルス信号である。
第3図は比較開始信号発生回路13の一例の詳 6−
細回路図であり、入力信号xoo−1(t=1゜2.・
・・・・・n)と、外部から指定される条件信号131
− + (;=t、2.・・・・・・e ” ) *
132−1 (t=1.2.・・・・・・o n)と
から組合せ条件をとって、前記比較動作の開始を指示す
る比較開始信号206を発生させる。
・・・・・n)と、外部から指定される条件信号131
− + (;=t、2.・・・・・・e ” ) *
132−1 (t=1.2.・・・・・・o n)と
から組合せ条件をとって、前記比較動作の開始を指示す
る比較開始信号206を発生させる。
第4図は停止トリガ発生回路5の一例の詳細回路図であ
シ、記憶装置7から順次読み出される比較値121−i
(i=1,2.・・・・・n)と、比較有効値122−
t < 1=xe 2.・・・・・・e”)と、入力
信号100−i(i=11 L・・・・・・、n)との
組合せ条件をとって格納停止トリガ信号207全発住さ
せる。
シ、記憶装置7から順次読み出される比較値121−i
(i=1,2.・・・・・n)と、比較有効値122−
t < 1=xe 2.・・・・・・e”)と、入力
信号100−i(i=11 L・・・・・・、n)との
組合せ条件をとって格納停止トリガ信号207全発住さ
せる。
次に第2図〜第4図全使用して本発明の状態履歴装置の
一実施例の動作を説明する。
一実施例の動作を説明する。
まず入力信号がどのような値をとった時にこの発明の状
態履歴装置に比較動作を開始させるかを外部からスイッ
チ等で設定し、その信号が131゜132となる。
態履歴装置に比較動作を開始させるかを外部からスイッ
チ等で設定し、その信号が131゜132となる。
次に比較が行なわれる時刻毎の入力信号との比較値と比
較有効値とをアドレス昇順に記憶装置7に書込む。この
時外部からアドレス114.アドレスセット信号212
.比較値111.比較有効値112.記憶装置7への書
込指示信号211が与えられ、選択回路12は比較値1
11をその出力120とする。
較有効値とをアドレス昇順に記憶装置7に書込む。この
時外部からアドレス114.アドレスセット信号212
.比較値111.比較有効値112.記憶装置7への書
込指示信号211が与えられ、選択回路12は比較値1
11をその出力120とする。
次にトリガが発生してから幾らの入力格納後、実際に記
憶装置6への格納を停止するかを外部からスイッチ等で
設定しその出力が113となる。
憶装置6への格納を停止するかを外部からスイッチ等で
設定しその出力が113となる。
その後状態履歴装置を有効状態にする指示がスイッチ等
によシ行なわれ、その出力が信号205上にパルスとし
て入力されてくると、カウンタ10に信号113がセッ
トされるとともに、フリ、プフロップ15がセットされ
、アンドゲート23が入力格納のためのタイミング信号
204を通過させ、その出力信号250は記憶装置6へ
の書込指示信号として使用され、入力信号100全カウ
ンタ9が指示するアドレス115に書込む。また信号2
50はオアゲート30.遅延回路40’に経てカウンタ
9を更新する。上記のようにしてクロック毎に入力信号
を記憶装置6に書込む。
によシ行なわれ、その出力が信号205上にパルスとし
て入力されてくると、カウンタ10に信号113がセッ
トされるとともに、フリ、プフロップ15がセットされ
、アンドゲート23が入力格納のためのタイミング信号
204を通過させ、その出力信号250は記憶装置6へ
の書込指示信号として使用され、入力信号100全カウ
ンタ9が指示するアドレス115に書込む。また信号2
50はオアゲート30.遅延回路40’に経てカウンタ
9を更新する。上記のようにしてクロック毎に入力信号
を記憶装置6に書込む。
次に入力信号が比較開始信号発生回路】3に与えられた
前記fil1合せ条件を満足する値をとった時、比較開
始信号206が発生し、アンドゲート20を経て、比較
動作中表示フリップフロップ17全セツトする。これ以
後入力信号と記憶装置7から読出された比較値との比較
が有効となり、カウンタ11で与えられるアドレス11
6を読出アドレスとして記憶装置7の内容が読み出され
、比較値121、比較有効値122として格納停止トリ
ガ発生回路5に与えられる。
前記fil1合せ条件を満足する値をとった時、比較開
始信号206が発生し、アンドゲート20を経て、比較
動作中表示フリップフロップ17全セツトする。これ以
後入力信号と記憶装置7から読出された比較値との比較
が有効となり、カウンタ11で与えられるアドレス11
6を読出アドレスとして記憶装置7の内容が読み出され
、比較値121、比較有効値122として格納停止トリ
ガ発生回路5に与えられる。
格納停止トリガ発生回路5は、第4図に示すように、比
較値12t−Bt=t、2.・・・・・・m”)、比較
有効値122− i < i=x、2.・・・・・・、
n)、入力信号1oo−i(+=1.2.・・・・・・
+”)が与えられると、比較有効値122−jが1であ
る全てのjについて入力信号1oo−Jと比較値121
−jとを比較し、これらの比較結果の中に不一致が一つ
でもあると格納停止トリガ信号207を発生させる。逆
に前記の全てのJについて比較が一 9一 致していれば格納停止トリガ信号207’に発生させな
い。
較値12t−Bt=t、2.・・・・・・m”)、比較
有効値122− i < i=x、2.・・・・・・、
n)、入力信号1oo−i(+=1.2.・・・・・・
+”)が与えられると、比較有効値122−jが1であ
る全てのjについて入力信号1oo−Jと比較値121
−jとを比較し、これらの比較結果の中に不一致が一つ
でもあると格納停止トリガ信号207を発生させる。逆
に前記の全てのJについて比較が一 9一 致していれば格納停止トリガ信号207’に発生させな
い。
前記比較が全て一致していれば格納停止トリガ207は
発生せず、フリップフロップ17のセ。
発生せず、フリップフロップ17のセ。
ト状態は保持され、比較タイミング信号208はアンド
ゲート24.オアゲート31.遅延回路42を経てカウ
ンタ11を更新することにより記憶装置7のアドレス1
16を更新して、次の比較に備えて読出しが行なわれる
。このようにして不一致が生ずるまで記憶装置7の読出
、入力との比較。
ゲート24.オアゲート31.遅延回路42を経てカウ
ンタ11を更新することにより記憶装置7のアドレス1
16を更新して、次の比較に備えて読出しが行なわれる
。このようにして不一致が生ずるまで記憶装置7の読出
、入力との比較。
カウンタ11の更新が繰り返され、入力信号の時系列と
あらかじめ格納された比較値の時系列との比較が行なわ
れる。
あらかじめ格納された比較値の時系列との比較が行なわ
れる。
前記比較において不一致が発生して格納停止トリガ20
7が発するとアンドゲート28を経てフリップフロ、ツ
ブ17がリセットされると同時に、フリップフロップ1
6がセットされる。フリップフロ、プ16の出力は記憶
装置6への格納タイミング204毎にカウンタ10の更
新を指示し、前記205,113により設定された初期
値から更10− 新を重ねてオーバフローが生じると、信号線251全1
にする。信号@251がt′1”になるとフリップフロ
ップ15がリセットされ、記憶装置6への格納が停止さ
れる。格納停止後外部の適当な手段によ、Q203’t
lにすると、記憶装置6から表示装置8への格納データ
の転送が行なわれ、格納された入力信号の状態履歴が観
察される。
7が発するとアンドゲート28を経てフリップフロ、ツ
ブ17がリセットされると同時に、フリップフロップ1
6がセットされる。フリップフロ、プ16の出力は記憶
装置6への格納タイミング204毎にカウンタ10の更
新を指示し、前記205,113により設定された初期
値から更10− 新を重ねてオーバフローが生じると、信号線251全1
にする。信号@251がt′1”になるとフリップフロ
ップ15がリセットされ、記憶装置6への格納が停止さ
れる。格納停止後外部の適当な手段によ、Q203’t
lにすると、記憶装置6から表示装置8への格納データ
の転送が行なわれ、格納された入力信号の状態履歴が観
察される。
本発明には以上説明したように、あらかじめ第2の内部
記憶装置に入力信号との比較値を格納1〜ておき、第1
の内部記憶装置へ入力信号を格納する時に、外部同期信
号で定まる時刻毎に前記格納された比較値ヲ読み出して
入力信号と比較全行い、不一致を検出すると格納停止ト
リガ全発生させることにより、従来では不可能であった
入力信号の時系列全格納停止条件とする状態履歴装置全
実現するという効果がある。
記憶装置に入力信号との比較値を格納1〜ておき、第1
の内部記憶装置へ入力信号を格納する時に、外部同期信
号で定まる時刻毎に前記格納された比較値ヲ読み出して
入力信号と比較全行い、不一致を検出すると格納停止ト
リガ全発生させることにより、従来では不可能であった
入力信号の時系列全格納停止条件とする状態履歴装置全
実現するという効果がある。
第1図は従来の状態履歴装置のトリガ発生回路の回路図
、第2図は不発明の一実施例のブロック回路図、第3図
は第2図における比較開始信号発生回路の一例の詳細回
路図、第4図は第2図における格納停止トリガ発生回路
5の一例の詳細回路図、である。 1−1.・・・・・・、1−n、2−1.・・・・・・
、2−n。 20.21,22,23.24,25,26.27・・
・・・・アントゲ−)、3−1.・・・・・、3−[1
,30゜31.32・・・・・・オアゲート、6. 7
・・・・・・内部記憶装置、8・・・・・・表示装置、
9,10.11・・・・・・カウンタ、15,16.1
7・・・・・フリップフロップ、40.41.42・・
・・・遅延回路、12・・・・・・選択回路。
、第2図は不発明の一実施例のブロック回路図、第3図
は第2図における比較開始信号発生回路の一例の詳細回
路図、第4図は第2図における格納停止トリガ発生回路
5の一例の詳細回路図、である。 1−1.・・・・・・、1−n、2−1.・・・・・・
、2−n。 20.21,22,23.24,25,26.27・・
・・・・アントゲ−)、3−1.・・・・・、3−[1
,30゜31.32・・・・・・オアゲート、6. 7
・・・・・・内部記憶装置、8・・・・・・表示装置、
9,10.11・・・・・・カウンタ、15,16.1
7・・・・・フリップフロップ、40.41.42・・
・・・遅延回路、12・・・・・・選択回路。
Claims (1)
- あらかじめ設定された内部周期または外部回期信号によ
り複数チャネルの入力信号を格納するとともに、そのア
ドレスを更新する第1の内部記憶装置と、外部同期信号
で規定される各時刻について各チャネル毎の入力信号と
の比較値の時系列と前記各時刻毎に各チャネル毎の比較
の有効または無効を指示する比較有効値の時系列とをあ
らかじめ格納する第2の内部記憶装置と、比較開始指示
信号により前記第2の内部記憶装置の格納された先頭ア
ドレスから前記格納された各チャネル毎の比較値と各チ
ャネル毎の比較有効値とを読み出す手段と、前記読み出
された比較有効値が真であるチャネル毎に入力信号値と
前記読み出された比較値とを前記外部同期信号に同期し
て比較する手段と、前記比較結果が全て一致していれば
前記第2の内部記憶装置のアドレスを更新して次の外■
り同期信号に同期した比較の為に次の比較値と次の比較
有効値とヲ絖出す手段と、前記比較結果に不一致が発生
した場合に前記第1の内N記憶装置への格納停止トリガ
を発生させる手段と、前記格納停止トリガを発生させて
からあらかじめ設定された個数だけ前記内部周期または
前記外部同期信号が1漫過した時に前記第1の内部記憶
装置への入力信号の格納を停止する手段と、前記格納停
止後前記第1の内部記憶装置に格納されたデータを出力
する手段とを有することを特徴とする状態履歴装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144303A JPS5935256A (ja) | 1982-08-20 | 1982-08-20 | 状態履歴装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144303A JPS5935256A (ja) | 1982-08-20 | 1982-08-20 | 状態履歴装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5935256A true JPS5935256A (ja) | 1984-02-25 |
Family
ID=15358933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57144303A Pending JPS5935256A (ja) | 1982-08-20 | 1982-08-20 | 状態履歴装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935256A (ja) |
-
1982
- 1982-08-20 JP JP57144303A patent/JPS5935256A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5931096B2 (ja) | タイム・オブ・イベント・レコ−ダ | |
| JPH0576650B2 (ja) | ||
| JPS6041769B2 (ja) | アドレス指定方式 | |
| JPS6279379A (ja) | タイミング信号発生装置 | |
| JP3082721B2 (ja) | タイマ装置 | |
| US3512134A (en) | Apparatus for performing file search in a digital computer | |
| JP2845115B2 (ja) | デジタル信号処理回路 | |
| JPS6094525A (ja) | 時分割パルスパタ−ンジエネレ−タ | |
| JP2561308B2 (ja) | データのスタック装置 | |
| SU1755284A1 (ru) | Устройство дл контрол информации | |
| JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
| JPS5824819B2 (ja) | ヒヨウジセイギヨホウシキ | |
| SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
| SU590736A1 (ru) | Множительно-делительное устройство | |
| SU441642A1 (ru) | Лини задержки | |
| SU1513622A1 (ru) | Преобразователь кода во временной интервал | |
| SU741321A1 (ru) | Посто нное запоминающее устройство | |
| JPS6247271B2 (ja) | ||
| SU384131A1 (ru) | Устройство для накопления и обработки информации | |
| SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА | |
| SU985788A1 (ru) | Устройство микропрограммного управлени | |
| SU813429A1 (ru) | Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы | |
| JPH0677232B2 (ja) | マイクロプログラム制御装置 | |
| JPS63141415A (ja) | 並直列変換回路 | |
| JPH04155522A (ja) | ファースト・イン・ランダム・アウト回路 |