JPS5855679B2 - 多層回路板およびその製造方法 - Google Patents

多層回路板およびその製造方法

Info

Publication number
JPS5855679B2
JPS5855679B2 JP56082440A JP8244081A JPS5855679B2 JP S5855679 B2 JPS5855679 B2 JP S5855679B2 JP 56082440 A JP56082440 A JP 56082440A JP 8244081 A JP8244081 A JP 8244081A JP S5855679 B2 JPS5855679 B2 JP S5855679B2
Authority
JP
Japan
Prior art keywords
layer
conductor
circuit board
layers
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56082440A
Other languages
English (en)
Other versions
JPS5731199A (en
Inventor
ギユンター・キスターズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kollmorgen Technologies Corp
Original Assignee
Kollmorgen Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kollmorgen Technologies Corp filed Critical Kollmorgen Technologies Corp
Publication of JPS5731199A publication Critical patent/JPS5731199A/ja
Publication of JPS5855679B2 publication Critical patent/JPS5855679B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 本発明はプリント配線法による多層回路板の製造方法お
よびそれに従って製造した回路板に関する。
二つ以上の層上に導体路を備えた多層回路板は電子工学
の分野で一般的に用いられている構造要素である。
現在の技術水準に従ってこの様な回路板を製造する場合
、まず、設計者によって練り上げられたレイアウトに基
づいて、個々の導体層の導体路の流れ、すなわち回路パ
ターン、を示す設計図を作製することが必要である。
次いでこの設計図に基づいて、一般的にはスクリーン印
刷法ないしは写真印刷法によって、基材上に導体路パタ
ーンを転写し、次いで公知の方法によって、たとえば一
般的な電気メツキ法およびエツチング法によって、導体
路を仕上げる。
この他すでにいわゆる付加方法によって導体路をつくる
という提案がなされている。
ここでは二層以上の回路を問題としている。
そこでこの場合はまず相応の厚さの基材(「プレプレグ
」と呼ばれる場合もある)上にそれぞれの導体路を作っ
た後、これら個々の層を規則的に配置し、熱プレスする
ことによって一つの単位に連結する。
続いて異層間の導体路を連結するために、および/ある
いは外界と連結するために、所定の個所に孔を設け、そ
の壁面を公知の方法に従って金属被覆する。
装備プランに従って同様の孔を設けるが、この孔は構造
要素の連結線を接続するのに使用し、一般的に「装備孔
」と呼ばれる。
この様に公知の方法による多層回路の製造工程はかなり
複雑である。
これに対して電気制御によって、個々の導体路層に対し
て、予定の部品装備プランを考慮に入れた導体路パター
ンの設計図を作製することができる。
この「展開作業」は、近代的なコンピューターの助けを
かり、ピッタリのプログラムを組んだとしても、非常に
時間を要する予備作業である。
そしてこの様なコンピューターによる設計図を使用する
にもかかわらず、はとんどの場合、導体層の数が不都合
に多くなるのを避けるために、若干の導体路は手によっ
て個々の層上に取り付けなければならなくなる。
この設計図をもとにして、はとんどの場合写真印刷によ
って、銅張り基材(いわゆる「プレプレグ」)上に導体
路パターンを付与し、一般的にはエツチング法によって
、導体路自身を作り上げる。
その後導体路を付与したプレプレグから成る、個個の層
を、記録補助手段を使用して、積層し、これをプレスし
て、積層板を形成する。
続いて一つの層の導体路を別の層の導体路と、あるいは
外界と接続するために、装備孔および連結孔を設け、そ
の壁面を金属被覆することによって電気的および機械的
に連結する。
展開作業および、特に多層回路の場合、個々の層(のち
程プレスによって一つの単位体を形成する)の製造には
非常に時間がかかると共に、費用もかかる。
複雑な二層回路および特に多層回路が使用される電子工
学装置においては原則的にこの様な未加工の複合体が取
り扱われるが、実際には該当の装置の製造中に不可避的
に回路を変更しなければならなくなる。
この変更の一部は、不都合な導体路を分離孔を設けるこ
とによって遮断したり、外部から接続線を用いて連結し
たりして、即席に対応することができる。
しかしこの様な即席の処置ではなく、また一つに対して
ではなくもつと広く、標準製品に対しても適用できる様
な解決策をとるには、まず相応の変更を加えた回路板を
取付けた新しいテスト製品において変更配線プランのテ
ストを行なう必要がある。
これに次いで、まず相応の変更を加えた設計図を作製す
ること、これに従って相応の導体路パターンを施したプ
レプレグを製造すること、これからプレス加工によって
積層板をつくること、これに孔を設けること、およびこ
の孔の壁面を金属被覆することが必要である。
この様に、回路の設計ないしは回路変更から多層回路板
に仕上げるまでに相当に時間を要する従来の多層回路板
の製造においては、第一パターンの作製に対してと同様
それぞれの変更に対しても相当の費用がかかるが、それ
は別として、該当の装置を完成させるまでに延々と時間
がかかり、結局著しく費用がかかる結果となる。
これに対して本発明は設計作業および製造作業を実質的
に短縮し、経済的なものとすることを目的とする。
プリント回路板−製造技術とは別の技術を採用すること
により、問題点を除去しようということが、すでに提案
されている。
たとえばこの様な目的に対してワイヤーラップ(RTM
)ないしステッチワイヤー(RTM)の様な連結回路網
が提案されている。
この技術は特定の分野に対してはその特徴を発揮し得る
が、ここに述べた課題に対する解決策としては不適当で
ある。
第一の技術によれば、プリント配線法による回路板と比
較して、電気特性に関しても、容積密度に関しても、全
く別の連結回路網が得られる。
第二に述べた技術についても同様のことが言えるが、こ
の場合はそれに加えて費用が非常に高いという、また回
路板の厚さが制限されるという欠点がある。
マルチワイヤー(RTM)なる名称で知られている技術
も−この場合回路網は絶縁線によって形成されている一
同様に特定の目的に対して採用することができる。
この場合その適用分野は多くの導体路層を備えた多層回
路の適用分野と重なり合う。
プリント配線法による多層回路板と比較してマルチワイ
ヤー法においては、導体路パターンの設計作製という工
程を抜かして、配線図から回路板まで進むことができる
。
従ってこの方法によって原型の製造ないしは変更に対す
る処置をすみやかに行なうことができる。
しかしマルチワイヤー法の場合でも、導線移動に対する
電気接続に対しては、導体模型をつくるためにコンピュ
ーターを用いて配線設計を行なう必要があり、従ってこ
の方法によっても、本発明の立脚点となっている課題を
、解決することはできない。
さらに、導体路を備えた層をX軸方向とY軸方向に切り
離すことによって展開作業および製造作業を単純化する
ということも、すでに提案されている。
しかし実際には単位面積当りの導体密度がかなり低く、
またほかにも制限があるので、使用できる状態ではない
。
本発明によれば、特殊な導体路設計図を作製する必要も
、また配線が異なるたびに別の導体路設計図を作製する
必要もなく、多層回路板を製造することができる。
本発明による方法は半製品化された単位を使用するもの
で、これを利用してあらゆる回路板を製造することがで
きる。
製造する多層回路の複合性に応じて、一個あるいは複数
個の半製品化一単位(以下「多層回路単位」と呼ぶこと
もある)を用いる。
複数個の単位を用いる場合には、これらの単位をプレス
することによって一つの回路板に仕上げる。
導体層自身相応に薄い材料から製造することができるの
で、相応のプレプレグと一緒にプレスすることによって
望ましい最終厚さ、たとえば通常は1.5關の厚さ、を
有する回路板を簡単に製造することができる。
多層回路単位には積層能力のある半製品が用いられるが
、これは経済的な方法によって適当な層数を選んで製造
することができ、また必要ならば積層したものを再び引
き離すこともできる。
所望の多層回路に対する個々の導体路パターン、すなわ
ちこの回路そのもの、は孔パターンを施すだけで得られ
る。
その場合完成品においては、この孔のうちあるものはそ
の壁面が金属被覆されるが、他のものは金属被覆されな
い。
本発明の方法によれば、多層回路単位の積層に対する図
面の作製(本発明の方法においてはこれ一回限りである
)および半製品であるこの積層単位の製造を除いて、図
面の作製並びに多層回路構成用の個々の層の製造に関す
る全作業が省略され得る。
すなわち通常の多層回路製造方法において知られている
、主要な、そして時間および費用のかかる作業工程を全
て、実際に、省略することができる。
電気配線ないしは部品の装備プランの変更は、本発明の
方法においては、簡単な、そして時間並びに費用のかか
らない方法によって対処することができる。
この場合も同じ半製品化多層回路単位から出発するが、
ただ金属被覆する孔と金属被覆しない孔に対する孔プロ
グラムを相応に変更する必要がある。
本発明の方法による完成品は、一般に適用されているプ
リント配線法による回路板と本質的には全ての点で同一
である。
方式および最終製品は模型の作製に適しており、展開作
業は大量生産に適している。
機能的には本発明による回路板は、容積密度、原理機構
並びに電気特性の面で、広範に、あるいは完全に通常の
多層回路と一致する。
本発明による回路板は一つ以上の多層回路単位によって
構成されるか、あるいはこの様な単位を一つ以上含有す
る。
各単位は導体路パターンを備えた、四つの層によって構
成されている。
そのうちの二層は本発明に従ってデザインされた、独特
の図柄の「連結面」を備えている。
連結面はそれぞれおたがいに平行に列をなして配置され
ている。
連結面の間隔は選択単位間隔の40倍に相当する。
すなわち各列において連結面の中心点は選択単位間隔の
40倍の間隔で配置されている。
連結面を備えた両導体層は、一つの単位中においては、
両層間において連結面の中心点の位置をおたがいに単位
間隔の20倍づつずらしつつ、連結面の中心点がそれぞ
れX軸方向ないしはY軸方向に列をなして配置される様
に、上下に配置されている。
すなわちすぐ下に記載の、本発明による連結面の場合、
一方の面上に配置されている連結面の周囲の接続点と、
もう一方の面上に配置されている連結面の接続点とが、
絶縁材から成る層によって分離されてはいるけれども、
おたがいに上下に、すなわち平面図において層表面に対
して垂直に、重なり合う様に配置されている。
本発明に従って、各接続間には、多数の連結部署並びに
遮断部署が中心部署(以下装備部署と称する)の中心点
に関して幾何学的に一定の方式に従って配置されている
。
装備部署の中心点を座標系の原点とした場合、上に述べ
た部署に対して次の様な配置が与えられる。
すなわちX軸上、装備部署から一8Rおよび12R離れ
たところに連結部署が設けられている。
ここでRは任意に選んだ単位間隔である。
同じ様にY軸上、中7L%ないしは装備部署の仮りの中
心点から8Rおよび12Rはなれたところに連結部署が
設けられている。
さらに別の連結部署が中心から引かれた45°の線上、
−6R,−6Hないしは6R,6Rなる座標位置に、そ
れぞれ一つづつ配置されている。
さらにX軸およびY軸上にそれぞれ一つづつ部署が設け
られている。
これらの部署は遮断を行うための場所として指定されて
いる。
以下そこの中心点に設けられる遮断孔を遮断部署と称す
る。
X軸上にある遮断部署は座標原点から7Rはなれており
、Y軸上にある遮断部署は一7Rはなれている。
これらの連結部署および遮断部署の面対称位置をそれぞ
れ同じ様に利用することができることを書き留めておく
。
連結面の形態は原則的に連結部署の位置によって決定さ
れるが、その場合本発明に従って、連結面の周辺部に、
次に述べる様な、適当に選ばれた直径を有する「連結孔
」を、その作用に応じて、設ける場合に、それぞれの連
結孔に対して中心を同じくする、所望の幅、たとえば単
位間隔に相当する幅の、リングが形成される様にするこ
とが望ましい。
多層回路単位はこれらの他に、おたがいにY軸に平行に
配置された導体路を備えた層を一つ、およびY軸に平行
に配置された導体路を備えた層を一つ持っている。
それぞれ、おたがいに平行に配置されている導体路は、
となりの導体路に対して、単位間隔の20倍に相当する
間隔を持っている。
導体路の幅は、この導体を貫通する連結孔を設ける場合
にその周辺部に十分縁部が残される様に、選択されてい
る。
たとえば、連結部署および遮断部署における孔に対する
孔直径として3.5単位間隔および装備部署における孔
に対する孔直径とし7.58単位間隔を選んだ場合、導
体路の幅として4単位間隔が適切であることが実際に示
されている。
X軸方向の導体路を備えた導体路層は、連結面を備えた
導体層nに関して、導体路の中央線が、座標原点として
の装備部署の中心点に関して一6R。
−6Rなる座標を有する、それぞれの連結面の、連結部
署の中心点を通る線と、重なり合う様に、配置されてい
る。
平行に配置されている導体路の、多層回路中において遮
断部署に相当する個所において、確実に遮断を行なうた
めに、導体路の幅が縮少されていることが望ましい。
導体路の縮少部は連結面の、−7R,Oなる座標を有す
る遮断部署の範囲に設けられているが、その場合縮少導
体路の中央線が連結面の遮断部署の中心点を通る様に配
慮されている。
上に示した実施例の場合この縮少部の幅ははじめの導体
路幅の半分2Rである。
Y軸に平行に配置された導体路を備えている層は、連結
面を備えた二つの層およびY軸に平行に配置されている
導体路を備えた層から成る積層体に対して、Y軸に平行
な各導体路の中央線が、連結面の装備部署の中心点に関
して6R,6Rなる座標を有する連結部署の中心点を通
る様に、配置されている。
この層における導体路も、Y軸・層における導体路の場
合と同様に、遮断部署に対応する範囲に、合目的的に、
縮少部を持っている。
この遮断部署は連結面を備えた層上、各連結面の装備部
署の中心点に関して7R20なる座標位置にある。
縮少部はそれぞれ遮断部署に対応しておたがいに2OR
の間隔を置いて配置されている。
連結面を備えた層を有する積層材二つおよびX軸方向の
導体路を備えた層を有する積層材一つおよびY軸方向の
導体路を備えた層を有する積層材一つをそれぞれ本方法
に従って配置、積層した積層体は、多層回路板に対して
公知の熱プレス工程においてプレスすることにより、一
つの多層回路単位にされる。
多層回路単位は積層能力のある半製品であり、これらは
経済的にかなった量産を行なって、備蓄することができ
る。
所望の導体路パターンに合せて所定の連結部署ないしは
遮断部署に連結孔ないしは遮断孔を設けることによって
、それぞれの使用目的に応じた導体路、すなわち所望の
導体路パターンを備えた特定の回路板を得ることができ
る。
この場合、次にも示す様に、別の層間における導体路の
連結は公知の方法に従って孔の壁面を金属被覆すること
によって行われる。
連結部署における孔壁面に金属被覆を施すと共に、装備
部署に設けられている、部品の接続に対しておよび/あ
るいは導体路の連結に対して用いられる装備孔の壁に対
しても金属被覆が行なわれる。
完成品において単位面積当り導体の密度を高くすること
が望まれる場合には、二つ以上の多層回路単位を使用す
ることができる。
この場合一般的にはまず各単位における相応の連結孔な
いしは遮断孔が、上に示した方法によって、仕上げられ
る。
次いで多層回路単位の間にプレプレグから成る中間層を
介在させて、公知の回路板技術における方法に従ってプ
レスすることにより、一つの単位に仕上げられる。
別の単位間における導体路の連結は、それに対して用意
されている装備部署における孔の壁面を金属被覆するこ
とによって、行われる。
装備部署を別の単位間における導体の連結および/ある
いは部品の接続に使用することができない場合には、単
位をプレスする前に該当の個所に孔を設け、次いでプレ
ス工程においてこの孔に樹脂を充填する。
これによって確実に絶縁することができる。
単位間の絶縁はプレプレグあるいはほかの適当な絶縁材
から戒る中間層によって行われる。
本発明においては、連結面を備えた層がそれぞれ補助的
に、おたがいに連結されていない、円形の金属面を備え
ていることが望ましい。
この位置は、上に示した様に、両連結面をおたがいに位
置をずらした状態において、連結面の装備部署に一致す
る。
連結面を備えた層にはこのほかにさらに、それぞれはか
の層の一6R,−6Rおよび6R。
6Rな座標を有する連結部署に相応する個所に、円形の
金属面が設けられていることがある。
一つ以上の多層回路単位によって構成される多層回路板
の厚さは、プレプレグ中間層によって所定通りに調製す
ることができる。
合目的的に、多層回路単位を形成している個々の層に相
応して、薄いプレプレグ層を選択することができるので
、たとえば複数個の多層回路単位を含有する多層回路板
に対して厚さ1.5間の回路板をつくることができる。
本発明の別の形態においては、一つ以上の単位によって
構成されている回路板の一方あるいは両方の表面に銅箔
が張られているか、あるいは公知の別の方法によって銅
層が施されている。
これには公知の方法に従って形成された別の、特殊な導
体路パターン(たとえば電力供給用ないしは遮蔽用)が
設けられていることもあるが、ほかに表面取り付は部品
に対する接続面を設けることもできる。
この様な導体路パターンはさらに別の公知の方法、たと
えばいわゆる付加技術によって作製することもできる。
次に本発明を図面を用いてさらに詳しく説明する。
第1図において1は第一層に属する連結面であり、2は
その下に配置されている第二層に属する連結面である。
Y軸方向に配置されている導体路は3および31で、X
軸方向に配置されている導体路は4および4′であられ
されている。
連結面1および1′における装備孔180および1.0
′は接続線10.1および10.2を備えた部品10を
接続するのに用いられている。
連結面1は連結孔1.6、金属被覆壁8.2および連結
孔2.3を経て連結面2と連結されている。
そしてこの連結面2は別の個所における連結孔2.5、
金属被覆壁8.1および導体路3を貫通している孔2.
58を経てこの導体路3の断片部3Aと連結されている
。
連結面2の部署2.7に対応する位置に設けられている
遮断孔2.78によって導体路3の部分3Aと部分3B
とは電気的に分離されている。
連結面1′は連結孔1.3′、金属被覆壁8.3および
連結孔2.6′を経て連結面2′と連結されている。
そしてこの連結面2′は別の個所における連結孔2.2
′、金属被覆壁8.4および連結孔2.2t’Aを経て
導体路4′の断片部4’Bと連結されている。
導体路4′の部署2.8′が遮断孔2.8′を通して切
り取られることによって、連結面2′と連結されている
部分4’Bと部分4’Aとが電気的に分離される。
第2図において連結面1の形状およびその装備孔、連結
孔並びに遮断孔の位置が単位間隔を基準として示されて
いる。
この場合座標は装備部署1.0の中心点を座標原点とし
てあられしれている。
0および一12Hの座標を有する連結部署1.1;8R
およびOなる座標を有する連結部署1.3;Oおよび8
Rなる座標を有する連結部署1.4;および12Rおよ
びOなる座標を有する連結部署1.6は第二連結面層に
おける連結面との連結に使用される。
一6R,−6Rなる座標を有する連結部署1.2および
6R,6Rなる座標を有する連結部署1.5゜7R,O
なる座標を有する部署1.7および0゜7Rなる座標を
有する部署1.8は、Y軸方向に配置されている導体路
3(第1図および第2A図)ないしはX軸方向に配置さ
れている導体路(第2A図においては4、第1図におい
ては4′)を切り離すために孔を設けるが、その場合に
孔の位置を求めるのに用いられる。
単位間隔を0.127mmとした場合、それぞれ必要な
個所に、たとえば直径0.95mmの装備孔、並びに直
径0.45mmの連結孔および遮断孔が設けられる。
第3図は多層回路単位の四つの層における連結面および
導体路の幾何学的な配置を示した部分図である。
この場合第一連結面層の第一列における連結面が1で、
次の列における連結面が1′で、また第二連結面層の第
一列における連結面が2で、次の列における連結面が2
′であられされている。
他方第三層上においてY軸方向に配置されている導体路
が3で、また第四層上においてX軸方向に配置されてい
る導体路が4であられされている。
第3図から明らかな様に、連結面を備えた各層上におい
て装備部署は40Rの間隔を置いて配置されている。
従ってプレスされた多層回路単位において装備孔はX軸
方向ないしはY軸方向に最高2ORの間隔で存在し得る
。
これは、単位間隔を0.127m1とした場合、2.5
4mmの間隔に相当する。
上記の場合と同様に、連結面はそれぞれX軸方向に、そ
の連結部署の中心点間距離の二倍づつ、位置がずれてい
る。
各連結面層において連結面の列はおたがいにX軸方向お
よびY軸方向にそれぞれ、連結部署の中心点間距離と同
じ間隔を置いて、配置されている。
両連結面層上の連結面パターンは原則的に同一である。
しかし本発明による多層回路単位においては両層はおた
がいに上下に、平面図の上で一方の層上の連結面の装備
部署の中心が他の層上の装備部署の中心に対して、連結
面の連結部署間距離と同じ距離だけ、ずれる様に、配置
される。
従って別の層間において、対応する連結面の連結部署は
、平面図の上で、おたがいに重なり合う。
次に本発明の望ましい実施形態について述べる。
各連結面層において連結面の列は単位間隔Rの20倍の
間隔を置いて配置されている。
各列において個々の連結面の装備部署の中心点は40R
に相当する間隔を置いて配置されている。
となり合う列間において連結面の装備部署の中心点を通
る線はおたがいに2ORの間隔を持っている。
第2図に示されている様に、ある連結面の装備部署の中
心点を座標の原点とした場合、同じ列の装備部署の中心
点の座標はそれぞれO,O;40R。
0;80R,O;120R,0;・・・・・・であり、
同じ連結面層上のとなりの列の装備部署の中心点の座標
はそれぞれ20R、−20R;60R,−20R;10
0R,−20R;・・・・・・であり、さらにその次の
列の装備部署の中心点の座標はそれぞれ0゜40R;
40R,−40R;80R,−4OR・・・・・・であ
り、以下同様である。
第二連結面層における装備部署もそれ自体は同じ方式に
従って配置されているが、多層回路単位中においては両
層がおたがいに位置をずらして上下に配置されるので、
第二層上における第一列の連結面の装備部署の中心点は
、上に定義した座標原点に関して、2OR,O;60R
,O;100R。
Q;120R,O;・・・・・・なる座標を有し、次の
列の装備部署の中心点は0.−20R;40R。
−20R; 80R,−20R;・・・・・・なる座標
を有し、以下同様である。
X軸方向の導体路を備えた導体路層は、本発明に従って
、導体路の中央線が連結部署(第3図において1.2)
の中心点を通る様に、配置される。
同じ方式に従って、Y軸方向の導体路3が連結面の連結
部署1.5に関して配置される。
本発明に従って、X軸方向の導体路の、遮断部署1.8
に対応する部分、ないしはY軸方向の導体路の、遮断部
署1.7に対応する部分の幅が縮少されている。
第2A図に示されている様に、これによってこの範囲の
導体路の中央線が、これに対応する遮断部署の中心点と
重なり合う。
すなわち該当層の導体路パターンは周期的に縮少部を備
えており、この縮少部はおたがいに2ORの間隔で配置
されている。
導体路自体も同様におたがいに20Rの間隔で配置され
ている。
第2A図は第2図の連結要素1をさらに拡大してあられ
したものであるが、さらにY軸方向の導体路3およびX
軸方向の導体路4があられされている。
第2図、第2A図および第3図においてそれぞれ相応の
部署に示されている円はそこに設けられることになって
いる孔を模型的に示したものであり、実際には連結ない
しは遮断に対して、あるいは部品の接続に対して必要と
される部署にだけ孔が設けられる。
第4図は一つの単位を形成する、四つの積層板をあられ
しているが、ここでは必要に応じて使用される絶縁層な
いしは分離層は省略されている。
ここで100は連結要素1を備えた連結面層をあられし
ている。
この層上において連結面が列1′。1′、 IJF、
1#・・・・・・をなして配置されている。
同時にこの連結面層はパイロット標識6ないし7を備え
ている。
また一つの角にはパイロット孔5が設けられている。
これらのパイロット標識並びにパイロット孔は四層すべ
てに同じ様に配置されており、図4において同じ記号で
あられされている。
100の下に配置されている第二連結面層200は列2
′。
2“27F、 2#、・・・・・・をなした連結面を備
えている。
二つの外層300および400は、Y軸方向に導体路3
’、 3’、 3’、 3’・・・・・・ないしはX軸
方向に導体路4/、 4/F、 41.4#・・・・・
・を備えている。
これから明らかな様に、個々の層の順序はそれ自体にお
いて互変性であり、任意に選ぶことができる。
同様に、本発明の実施形態の一つとして、たとえば適当
な、ガラス繊維補強エポキシ樹脂の様な、絶縁材から成
る基材の一方の面上に連結面1/、 l/F・・・・・
・を施し、もう一方の面上に連結面2′。
2′・・・・・・を施すこともできる。
しかし一般的には、通常の多層回路の製造に対して公知
である。
片面銅張リプレプレグないしは片面だけに導体路パター
ンを備えたプレプレグが用いられる。
第5図は、第3図に示されている連結面をX軸およびY
軸に関して回転した、面対称の連結面をあられしている
。
これも全く同様に多層回路の製造に適用される。
第5図にはこの他に補助的に金属面を備えた部署1.9
、1.10および1.11が示されている。
この面は第二連結面層の部署2.2゜2.0および2.
5(第3図)と一致する。
この部署は、多層回路単位において連結面層が外面を形
成する場合に、所定の個所にソルダーリング(L−ot
augen )を形成するのに用いられる。
第6A図ないし第6D図は連結面層AおよびB並びにY
軸方向の導体路を備えた層CおよびX軸方向の導体路を
備えた層りの回路パターンが示されている。
第7図は四つの層をプレスすることによって形成した、
半製品である多層回路単位をあられしている。
この場合右半分だけがあられされている。第1図におい
て1′および1″はそれぞれ基#1000上の第一連結
面層100における第一列の連結面および第二列の連結
面をあられしている。
基材1000は基材3000と接触している。
基材3000上の導体路層300はY軸方向の導体路3
′、3′・・・・・・を備えている。
基材2000上の連結面層200は連結面2’、 2’
、 ?を備えており、基材4000上の導体路層400
はX軸方向の導体路4’、 4’、 4’および4#を
備えている。
導体路3′。3′ないしは4’、4’等を備えた面はプ
レプレグ9000を間にはさんでプレスすることによっ
て連結されている。
第8図は原則的には第7図と類似の構造物をあられして
いるが、この場合は基材1000の一方の面100上に
連結面1′が配置されており、もう一方の面400上に
X軸方向の導体路4′が配置されている一方、基材20
00の表面200および300上にそれぞれ連結面2′
およびY軸方向の導体路3′が配置されている。
二つの基材1000および2000はプレプレグ900
0を介在してプレスされている。
同時にY軸方向の導体路を備えた面300並びにX軸方
向の導体路を備えた面400も、銅張り91および92
されたプレプレグ9001並びに9002と合せて、プ
レスされている。
銅張り層は、別の導体路パターンあるいは特に表面取り
付は部品の接続に用いられる。
この場合導体路を備えた面の数は全部で六個である。
第9図は二つの多層回路単位を一体化して十層回路板と
した場合の模型図である。
ここで1および2並びに11および22は連結面層をあ
られし、3および4並びに33および44はX軸方向な
いしはY軸方向の導体路を備えた層をあられす。
他方91および92は表面に補助的に施された導体路層
をあられしている。
さらに絶縁材が9003で示されている。
両層の装備部署1.0ないし2.0に配置されている孔
は、その金属被覆壁を通して、両層を連結している。
部署1.2における連結孔は導体路1.28の連結に用
いられており、部署1.6における連結孔は第二連結面
層における連結面に対する連結に用いられている。
部署1.7に配置されている遮断孔は該当の層のY軸方
向の導体路3を遮断する。
第二の多層回路単位中においても同じ様に所望の連結な
いしは遮断が行なわれる。
たとえば一つの単位から次の単位にまで延びている、装
備孔に相当する、特定の個所を電気的に接続してはなら
ない場合には、該当の孔に、たとえば単位を一体化する
ラミネート工程前あるいは工程中に、たとえば相応のプ
レプレグを使用することによって、樹脂を充填する。
本発明に従って適当に組合せることによって、多様な接
続並びに遮断が可能であり、また多数の多層回路単位を
連結あるいは絶縁して一つの回路板とすることができる
。
第9A図は完成多層回路の概略線図である。
1、回路板の編成 1.1 第9A図に従って、スクリーン(Raste
−rvorlage )に回路の設計図を移す。
ここで、 一構成要素の位置の確立及び命名をし、 −構成要素連結用の穿孔のための座標を決定し、−設置
する孔に対して、選ばれた符号を用いて連結位置と遮断
位置を決める(第9A図参照)C2、計算によるデータ
処理をする。
2.1 装備孔、連結孔及び遮断孔用の座標を提出す
る。
2.2 装備孔 連結孔 遮断孔 装備位置に設置された絶縁孔 用の例えばプログラム開ロフロピイディスク(flop
py discs )のようなNC−支持具や穴あきベ
ルトの調製をする。
2人、4平面回路板の調製 2人−1半製品として予め作成した4千面のユニットを
準備する。
2人−2処理方法 (1)連結孔と装備孔の調製する。
(2)無電解メッキにより、又は無電解メッキと電解メ
ッキによって孔壁を金属化する。
(3)遮断孔を設置する。
(4)多層の配線図、例えばソルダーリング、平面連結
部をもった構成要素用の接続面などを(例えば、いわゆ
るテンティング技法による乾燥フィルムによるレジスト
、印刷法、エツチング法又はその他の既知の方法で)調
製する。
(5)所望に応じて、ハンダ防止マスク又は5ervi
ce druckを実施する。
(6)輪郭加工をする。
(7)最終仕上げをする。
2B、6平面回路板の調製 2B−12A−1と同じ。
2B−2処理方法 (1)連結孔を調製する。
(2) 2A−2(2)と同様に孔壁を金属化する。
(3)例えば、電流供給などに対して回路板の外面が利
用される場合など、定められた装備位置に遮断孔と絶縁
孔を設置する。
(4)外層にラミネートする(ソルダーリングだけが望
ましい場合は必要ない)。
(5)装備孔を設置する。
(6) 2A−2(2)と同様に孔壁を金属化する。
(7) 2A−2(4)と同様に外層に配線図を設置
する。
(8) 2A−2(5)と同様にハンダ防止マスク又
は5ervice druckを実施する。
(9)輪郭加工をする。
(10)最終仕上げをする。
2C010平面をもった回路板の調製 2C−1半製品として調製された2枚の4平面ユニット
Uと■を準備する。
2C−2処理方法 Uと■に別々に(1)〜(5)の処理をする。
1 連結孔を設置する。
22A−2(2)と同様に孔壁を金属化する。
3 遮断孔を設置する。
42A−2(4)と同様に導体路を配置する。
5 絶縁孔を設置する。
64平面ユニットUと■を、(5)で設けた絶縁孔を樹
脂で充填して、圧着(Verpre−ssen )する
。
(7)装備位置に穿孔して装備孔を設ける。
これは異なる4千面ユニットに予め決められた導体列を
連結するのに役立つ。
(8) 2A−2(2)と同様に孔壁を金属化する。
(9) 2A−2(4)と同様に外層に導体路を形成
する。
(10) 2A−2(5)と同様にハンダ防止マスク
又は5ervice druckを設ける。
(11)輪郭加工をする。
(12)最終仕上げをする。
【図面の簡単な説明】
第1図は多層回路単位の概略図であるが、この場合絶縁
材層は省略されている。 第2図は連結面を備えた、二つの層A、BおよびX軸方
向に導体路を備えた層C並びにY軸方向に導体路を備え
た層りの配置を概略的に示す拡大図である。 第2A図は連結面1並びにY軸方向の導体路3およびY
軸方向の導体路4をさらに拡大した図である。 第3図は装備孔、連結孔および遮断孔に対する部署を備
えた連結面をあられしている。 第4図はプレス後の半製品化多層回路単位の、導体路を
備えた各層の概略図である。 第5図は連結面および外に配置されている孔の形および
位置を示している。 第6A図ないし第6D図は一つの単位を形成している四
つの層の導体路パターンを示している。 第7図は多層回路単位の概略図である。 第8図は同様に多層回路単位の概略図であるが、第7図
とは四つの層の配列順序が異なっている。 第9図は二つの多層回路単位から成る多層回路板の概略
図である。 第9A図は完成多層回路の概略線図である。1.1’、
2,2’・・・・・・連結面、3,3’、4,4’・・
・・・・導体路、1.0・・・・・・装備部署、1.1
、1.2 、1.3゜1.4 、1.5 、1.6
、1.7・・・・・・連結部署、8.1゜8.2 、8
.3 、8.4・・・・・・金属被覆壁、10・・・・
・・部品。

Claims (1)

  1. 【特許請求の範囲】 1 その導体路パターンが製造すべき回路板の配線図と
    は原則的に無関係である様な導体路を単独で、あるいは
    別の導体路と連結して備えている、プリント配線法によ
    る、多層回路板において、回路板が別々に製造された、
    四つの導体層A、B。 CおよびDによって構成される単位を一つ以上備えてい
    ること、および導体層Aが適当な金属から成る、整列配
    置した連結面群を備えていて、第一連結層として使われ
    ること、その場合各連結面の中央部には装備部署が設け
    られており、さらに各連結面には他に六つの連結部署お
    よび二つの遮断部署が設けられており、各連結面の装備
    部署の中心点を座標原点とし、座標の間隔単位を任意に
    、しかしX軸およびY軸共に等しくなる様に選んで、そ
    れをRとした場合、連結部署が一8R,O;12R,O
    ;0,8R;O,−12R;−6R,−6Rおよび6R
    ,6Rなる座標を、遮断部署が7R。 OおよびO,−7Rなる座標を有するか、あるいはそれ
    ぞれこれらに対して面対称な座標を有すること、および
    各列における連結面の装備部署の中心点がおたがいに4
    ORの間隔を有し、連結面のとなり合う列間の距離がそ
    れぞれ20Rであること、および同一導体層Aの一つの
    列の第一連結面ととなりの列の第一連結面はおたがいに
    20Rづつ位置をずらして配置されていること、すなわ
    ち一つの列の第一連結面の装備部署の中心点がとなりの
    列の第一連結面の装備部署の中心点に関して20R,−
    2ORなる座標位置をとること、および第二連結層Bが
    第一連結層Aと同じ連結面一図形を備えていること、し
    かしその場合一つの単位中において、両層が、層Aの連
    結面がそれぞれ層Aの連結面の間の橋渡しとなる様に、
    おたがいに位置をずらして、上下に、配置されているこ
    と、すなわちおたがいに対応する、両層の連結面の、連
    結部署が重なり合う様に配置されていること、および導
    体路層CがX軸に平行に配置された導体路を備えている
    こと、その場合に各導体路の対置側面間の距離が2OR
    であること、および導体路層Cが連結層に関して、この
    導体路層の各導体路の中央線がそれぞれ、対応の列の連
    結面の、−6R。 6Rなる座標を有する、連結部署の中心点を通る線と重
    なり合う様に、配置されていること、および導体路層り
    がY軸に平行に配置された導体路を備えていること、そ
    の場合各導体路の対置側面間の距離が2ORであること
    、および導体路層りが連結層に関して、この導体路層の
    各導体路の中央線がそれぞれ、対応の列の接続面の、−
    6R。 6Rなる座標を有する連結部署の中心点を通る線と、重
    なり合う様に、配置されていること、および層A、B、
    CおよびDが一つの機械組織単位を形成していること、
    その場合この単位がそれ自体公知の方法に従って層A、
    B、CおよびDを施した、適当な基材から製造されてい
    ること、その場合四層が任意の順序で、上に示した通り
    に配置されていること、および適当な連結面を用いて、
    必要に応じてX軸方向ないしはY軸方向に配置されてい
    る導体路の該当部分と一緒に、所望の配線図通りの回路
    単位がつくられていること、その場合該当の導体路部分
    が、該当の連結面の遮断部署に設けられている孔を通し
    て、C層ないしはD層から切り取られていることによっ
    て、および該当の導体路部分に対応する連結面の連結部
    署に壁面が金属被覆されている孔が設けられていること
    によって相応の連結がなされていること、および所望の
    装備部署に、同様に壁面が金属被覆された孔が、設けら
    れていることを特徴とする多層回路板。 2 層A、B、CおよびDによって構成されている単位
    二つ以上および絶縁材から成る中間層一つ以上から所定
    の厚さを有する標準型回路板が形成されていることを特
    徴とする特許請求の範囲の第1項に記載の多層回路板。 3 二つ以上の単位が上に述べた装備部署に設けられた
    、金属被覆壁を有する孔によって連結されていることを
    特徴とする特許請求の範囲の第2項に記載の多層回路板
    。 4 装備部署に設けられた、金属被覆壁を有する孔が、
    別々の単位における導体路間を連結するのに使用される
    が、構造部材の連結には使用されないことを特徴とする
    特許請求の範囲の第3項に記載の多層回路板。 5 装備部署に設けられた、金属被覆壁を有する孔が、
    別々の単位における導体路間を連結していると同時に、
    構造部材をも連結していることを特徴とする特許請求の
    範囲の第3項に記載の多層回路板。 6 装備に使用されない、特定の装備部署に、絶縁孔が
    設けられていることを特徴とする特許請求の範囲の第3
    項あるいは第4項に記載の多層回路板。 7 絶縁孔に、望ましくは回路板の製造に使用される材
    料である樹脂混合物から成る絶縁材が充填されているこ
    とを特徴とする特許請求の範囲の第6項に記載の多層回
    路板。 8 一つ以上の単位の一方の外面上あるいは両方の外面
    上に、すなわちそこに設けられている絶縁層上に、別の
    回路が設けられていることを特徴とする特許請求の範囲
    の第1項ないしは第6項いずれかに記載の多層回路板。 9 外面上に設けられている別の導体路が、金属被覆さ
    れた壁面を有する連結孔を通して一つ以上の単位の導体
    路と連結されていることを特徴とする特許請求の範囲の
    第8項に記載の多層回路板。 10 まず適当な基材層上に連結面を備えた層Aを施す
    こと、その場合連結面は整列配置されていて、それぞれ
    に装備部署を一つ、連結部署を六つ、さらに遮断部署を
    二つ備えており、それぞれの連結面の中心点に関して、
    ただし座標の間隔単位は任意に選択することができ、こ
    れをRとした場合、連結部署は一8R,O;12R,0
    ;0,8R;Q、−12R;−6R,−6Rおよび6R
    ,6Rなる座標を、遮断部署は7R,OおよびO、−7
    Rなる座標を有し、連結面の列はおたがいに2ORの間
    隔を有し、また一つの列においてとなり合う装備部署は
    おたがいに4ORの間隔を有すること、およびそれ自体
    層Aと同じ形状を有する層Bを基材層上に施すこと、お
    よび層Aおよび層Bを上下に、層Bの連結面が層Aの連
    結面の間の橋渡しとなり、それによって両層AおよびB
    における連結面の対応連結部署が、平面図において、お
    たがいに重なり合う様に、配置すること、および導体路
    を備えた層Cを基材層上に施すこと、その場合導体路は
    X軸に平行に、おたがいに2ORの間隔を置いて配置さ
    れていること、およびこの層Cを層Aおよび層Bに関し
    て、それぞれの導体路の中央線がそれに対応する、−6
    Rおよび一6Rなる座標を有する連結部署の中心点を通
    る線と重なり合う様に、配置すること、および導体路を
    備えた層りを基材上に施すこと、その場合導体路はY軸
    に平行に、おたがいに2ORの間隔を置いて配置されて
    いること、およびこの層りを層Aおよび層Bに関して、
    それぞれの導体路の中央線がそれに対応する、6Rおよ
    び6Rなる座標を有する連結部署の中心点を通る線と重
    なり合う様に、配置すること、および上に述べた通りに
    配置されている、層A、B、CおよびDを備えた重ね層
    を、必要な場合には適当な絶縁材から成る中間層を通し
    て、一つの機械組織単位として連結すること、およびこ
    の様な単位一つ以上に、所望の配線図に従って、相応の
    回路を設けること、すなわち配線図に従つて所定の連結
    部署に、その壁面がそれ自体公知の方法に従って金属被
    覆されている孔を設けること、および配線図に従って所
    定の遮断部署に孔を設け、その孔を通して、層Cないし
    は層りにおける導体路を、おたがいに絶縁された部分部
    分に切り離すことを特徴とする多層回路板の製造方法。 11 層Cないしは層りにおける導体路の、遮断部署に
    相応する部分に、縮少部を設けること、その場合縮少部
    分の導体路の中央線が、X軸方向の導体路に対しては0
    .−7Rなる座標を有する遮断部署の中心点を通る仮の
    連結線と、Y軸方向の導体路に対しては7R20なる座
    標を有する遮断部署の中心点を通る線と、重なり合うと
    共に、縮少部分の幅が遮断孔の直径よりも小さいことを
    特徴とする特許請求の範囲の第10項に記載の方法。 12層A、B、CおよびDを備えた単位二つ以上に対し
    て配線図に従って該当の単位に所定の連結孔を設け、次
    いでこれらの単位を、適当な絶縁材から成る中間層を介
    在させて、一つの単位とすること、その場合装備位置が
    おたがいに重なり合う様に配置すること、および配線図
    に従って該当の装備位置に必要な装備孔を設け、その壁
    を金属被覆すること、その場合所定の装備孔を構造部材
    の連結あるいは/および別々の単位における導体路の連
    結に使用することを特徴とする特許請求の範囲の第10
    項あるいは第11項に記載の方法。 13導体層A、B、CおよびDを二つづつ組合わせ、そ
    れぞれを一つの基材の両面に配置することを特徴とする
    特許請求の範囲の第10項に記載の方法。 14配線図に従って、所定の単位間の連結には使用せず
    に、構造部材の連結に使用する所定の部署に、絶縁孔を
    設けることを特徴とする特許請求の範囲の第13項に記
    載の方法。 15複数個の単位から回路板を製造する場合絶縁孔に完
    全に、あるいは部分的に絶縁材を充填することを特徴と
    する特許請求の範囲の第14項に記載の方法。 16熱作用の下にプレスすることによって単位を製造す
    ること、および複数個の単位を、必要な場合には適当な
    絶縁材から成る中間層を介在させて、プレスすることに
    よって一つの回路板とすることを特徴とする特許請求の
    範囲の第10項ないし第15項いずれかに記載の方法。 17プレスエ程中に、絶縁材を充填すべき絶縁孔に樹脂
    を充填することを特徴とする特許請求の範囲の第16項
    に記載の方法。 18無電界金属メツキを行なうことによって、あるいは
    さらに引続いて電気金属メッキを行なうことによって、
    孔の壁面を金属被覆することを特徴とする特許請求の範
    囲の第10項ないし第17項いずれかに記載の方法。 19層A、B、CおよびDから戒る単位に、あるいはこ
    の様な単位複数個から製造された回路板に、製造時ある
    いは製造後に、絶縁層を施すこと、およびこの絶縁層上
    に、あるいは絶縁層の表面に別の導体路を付与し、必要
    な場合には配線図に従ってこの導体路を単位の導体路と
    、連結孔によって、連結することを特徴とする特許請求
    の範囲の第10項ないしは第18項いずれかに記載の方
    法。
JP56082440A 1980-05-28 1981-05-28 多層回路板およびその製造方法 Expired JPS5855679B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3020196A DE3020196C2 (de) 1980-05-28 1980-05-28 Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
JPS5731199A JPS5731199A (en) 1982-02-19
JPS5855679B2 true JPS5855679B2 (ja) 1983-12-10

Family

ID=6103404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56082440A Expired JPS5855679B2 (ja) 1980-05-28 1981-05-28 多層回路板およびその製造方法

Country Status (13)

Country Link
US (1) US4438560A (ja)
JP (1) JPS5855679B2 (ja)
AT (1) ATA239381A (ja)
CA (1) CA1170781A (ja)
CH (1) CH657004A5 (ja)
DE (1) DE3020196C2 (ja)
DK (1) DK151680C (ja)
FR (1) FR2483729A1 (ja)
GB (1) GB2080042B (ja)
IL (1) IL62974A (ja)
IT (1) IT1142526B (ja)
NL (1) NL8102453A (ja)
SE (1) SE454126B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150573U (ja) * 1987-03-24 1988-10-04

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2512315A1 (fr) * 1981-09-02 1983-03-04 Rouge Francois Ebauche de circuit electrique multicouche et procede de fabrication de circuits multicouches en comportant application
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
US4720470A (en) * 1983-12-15 1988-01-19 Laserpath Corporation Method of making electrical circuitry
AU3747585A (en) * 1983-12-15 1985-06-26 Laserpath Corp. Electrical circuitry
GB2166603B (en) * 1984-09-28 1988-07-20 Yazaki Corp Electrical harness
CA1237820A (en) * 1985-03-20 1988-06-07 Hitachi, Ltd. Multilayer printed circuit board
JPS62136098A (ja) * 1985-12-09 1987-06-19 富士通株式会社 高密度配線基板
US4837050A (en) * 1986-09-30 1989-06-06 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electrically conductive circuits on a base board
US4851614A (en) * 1987-05-22 1989-07-25 Compaq Computer Corporation Non-occluding mounting hole with solder pad for printed circuit boards
AU610249B2 (en) * 1987-09-29 1991-05-16 Microelectronics And Computer Technology Corporation Customizable circuitry
US5165166A (en) * 1987-09-29 1992-11-24 Microelectronics And Computer Technology Corporation Method of making a customizable circuitry
US4888665A (en) * 1988-02-19 1989-12-19 Microelectronics And Computer Technology Corporation Customizable circuitry
US5081561A (en) * 1988-02-19 1992-01-14 Microelectronics And Computer Technology Corporation Customizable circuitry
US4907127A (en) * 1988-03-21 1990-03-06 Lee John K C Printed circuit board construction and method for producing printed circuit end products
US4899439A (en) * 1989-06-15 1990-02-13 Microelectronics And Computer Technology Corporation Method of fabricating a high density electrical interconnect
US4920639A (en) * 1989-08-04 1990-05-01 Microelectronics And Computer Technology Corporation Method of making a multilevel electrical airbridge interconnect
US5157477A (en) * 1990-01-10 1992-10-20 International Business Machines Corporation Matched impedance vertical conductors in multilevel dielectric laminated wiring
US5360948A (en) * 1992-08-14 1994-11-01 Ncr Corporation Via programming for multichip modules
JP3230953B2 (ja) * 1994-07-28 2001-11-19 富士通株式会社 多層薄膜配線基板
TW387203B (en) * 1995-06-06 2000-04-11 Lsi Logic Corp Polymorphic rectilinear thieving pad
US6310303B1 (en) 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
US6297458B1 (en) * 1999-04-14 2001-10-02 Dell Usa, L.P. Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process
US7185427B2 (en) * 2003-04-28 2007-03-06 Agilent Technologies, Inc. Method for making electrical connections to an element on printed circuit board
JP2007059803A (ja) * 2005-08-26 2007-03-08 Fuji Xerox Co Ltd プリント基板、電子基板及び電子機器
US7954215B2 (en) * 2007-03-19 2011-06-07 Epson Toyocom Corporation Method for manufacturing acceleration sensing unit
US8809117B2 (en) * 2011-10-11 2014-08-19 Taiwain Semiconductor Manufacturing Company, Ltd. Packaging process tools and packaging methods for semiconductor devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3522474A (en) * 1966-01-20 1970-08-04 David Piel Electric supply means
US3509268A (en) * 1967-04-10 1970-04-28 Sperry Rand Corp Mass interconnection device
CH469424A (de) * 1968-06-10 1969-02-28 Contiflex Ag Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung
US3493671A (en) * 1968-11-15 1970-02-03 Norman H Horwitz Universal circuit board and method of forming same
US3867759A (en) * 1973-06-13 1975-02-25 Us Air Force Method of manufacturing a multi-layered strip transmission line printed circuit board integrated package
DE2627297C2 (de) * 1975-06-20 1982-06-03 International Computers Ltd., London Mehrschichtige, gedruckte Schaltungsplatte
GB1535813A (en) * 1975-07-03 1978-12-13 Ncr Co Multi-layer circuit board
SU644051A1 (ru) * 1977-04-07 1979-01-25 Орденов Ленина И Трудового Красного Знамени Предприятие П/Я А-7160 Многослойна печатна плата
JPS53129863A (en) * 1977-04-19 1978-11-13 Fujitsu Ltd Multilayer printed board
CH630211A5 (en) * 1978-08-07 1982-05-28 Contraves Ag Method for designing electrically conductive layers for producing printed circuits, as well as a multilayer base material for carrying out the method
CH630212A5 (en) * 1978-08-07 1982-05-28 Contraves Ag Method for designing electrically conductive layers for producing printed circuits, and a multilayer base material for carrying out the method
CH629057A5 (en) * 1978-08-07 1982-03-31 Contraves Ag Method for designing electrically conductive layers for producing printed circuits, as well as a multi-layer base material for carrying out the method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150573U (ja) * 1987-03-24 1988-10-04

Also Published As

Publication number Publication date
SE8103311L (sv) 1981-11-29
DK151680C (da) 1988-07-18
IT8148559A0 (it) 1981-05-28
JPS5731199A (en) 1982-02-19
CA1170781A (en) 1984-07-10
IL62974A0 (en) 1981-07-31
GB2080042A (en) 1982-01-27
FR2483729B1 (ja) 1983-05-06
NL8102453A (nl) 1981-12-16
CH657004A5 (de) 1986-07-31
DE3020196C2 (de) 1982-05-06
DK151680B (da) 1987-12-21
US4438560A (en) 1984-03-27
IL62974A (en) 1986-01-31
DE3020196A1 (de) 1981-12-10
FR2483729A1 (fr) 1981-12-04
GB2080042B (en) 1983-12-21
ATA239381A (de) 1988-02-15
SE454126B (sv) 1988-03-28
IT1142526B (it) 1986-10-08
DK232781A (da) 1981-11-29

Similar Documents

Publication Publication Date Title
US4438560A (en) Method for producing multiplane circuit boards
JPH0312994A (ja) 多層配線板の製造方法
JP3230953B2 (ja) 多層薄膜配線基板
CN102548221A (zh) 电路板的制作方法
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
JPH0211033B2 (ja)
JPH05291744A (ja) 多層配線板の製造法および多層金属層付絶縁基板
JPH0369191A (ja) 電子部品内蔵の多層プリント基板
JPH04340795A (ja) プリント配線板
JP3408590B2 (ja) 多層プリント基板の配線構造
JPS5841800B2 (ja) セラミック多層基板の形成方法
CA1055164A (en) Multilayer circuit board
JPS5868999A (ja) 多層プリント配線板の製造方法
JPH0542157B2 (ja)
JPH01205595A (ja) セラミック多層配線基板の製造方法
JPS6038878B2 (ja) 多層印刷配線板のパタ−ン接続構造
JPS5814626Y2 (ja) 多層プリント板
JPH0685462A (ja) セラミック多層基板の製造方法
JPH04131971A (ja) 多層プリント配線板の設計方法
JPH01243492A (ja) 表面実装用多層プリント配線板
JPS6124298A (ja) 多層プリント板の製造方法
JPH0357645A (ja) 多層プリント配線板の製造方法
JP2001308481A (ja) プリント配線板およびプリント配線板の製造方法
JPS61129897A (ja) 多層プリント基板及びその製造方法
JPH01100998A (ja) 多層配線基板