JPS5856464A - Ｍｏｓ型半導体装置の製造方法 - Google Patents
Ｍｏｓ型半導体装置の製造方法Info
- Publication number
- JPS5856464A JPS5856464A JP56155180A JP15518081A JPS5856464A JP S5856464 A JPS5856464 A JP S5856464A JP 56155180 A JP56155180 A JP 56155180A JP 15518081 A JP15518081 A JP 15518081A JP S5856464 A JPS5856464 A JP S5856464A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor substrate
- impurity
- region
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＭＯｇ型半導体装置の製造方法（＝関する。
一般に電解効果トランジスタからなるＭＯａ型半導体装
置は、１チツプ内に保護ダイオードが設けられている。
置は、１チツプ内に保護ダイオードが設けられている。
このためこの保護ダイオードを形成する際（：、ＭＯｇ
型牛型体導体素子成予定領域が不純物Ｃ二よって汚染さ
れ謳い、而して、高周波用のＭＯａ型半導体装置では、
高周波帯域で損失の少ない低出力移置４；するために通
常基板抵抗が数十オームの半導体基板が使用されておシ
、その不純物濃度は低濃産に設定されている。しかしな
がら、前述の保護ダイオードの形成工程やＭＯ８型半導
体素子を構成するソース、ドレインの形成工程の酸化処
理や不純物処理の際１：、半導体基板と反対＃電型の不
純物が半導体基板のゲート形成予定領域に外部拡散によ
って導入される。（第１図参照）この不純物の導入深さ
は、通常数ミクロンに達し、ゲート酸化膜の形成後にイ
オン注入法等によって半導体基数内（＝これを打消すた
め（二不純物を注入しても表面近傍の不純物１１に匿し
か制御できず、所定の集子特性を有するＭＯ８型半導体
装置が得られない欠点があった。
型牛型体導体素子成予定領域が不純物Ｃ二よって汚染さ
れ謳い、而して、高周波用のＭＯａ型半導体装置では、
高周波帯域で損失の少ない低出力移置４；するために通
常基板抵抗が数十オームの半導体基板が使用されておシ
、その不純物濃度は低濃産に設定されている。しかしな
がら、前述の保護ダイオードの形成工程やＭＯ８型半導
体素子を構成するソース、ドレインの形成工程の酸化処
理や不純物処理の際１：、半導体基板と反対＃電型の不
純物が半導体基板のゲート形成予定領域に外部拡散によ
って導入される。（第１図参照）この不純物の導入深さ
は、通常数ミクロンに達し、ゲート酸化膜の形成後にイ
オン注入法等によって半導体基数内（＝これを打消すた
め（二不純物を注入しても表面近傍の不純物１１に匿し
か制御できず、所定の集子特性を有するＭＯ８型半導体
装置が得られない欠点があった。
本発明は、かかる点に鑑みてなされたもので、ゲート形
成予定領域を半導体基板と同一４′４を型の所定濃度の
不純物が導入された状態（二保持して、優れた素子特性
を有する半導体菓子を容易に形成することができるＭＯ
ａ型半導体装置の製造方法を見出したものである。
成予定領域を半導体基板と同一４′４を型の所定濃度の
不純物が導入された状態（二保持して、優れた素子特性
を有する半導体菓子を容易に形成することができるＭＯ
ａ型半導体装置の製造方法を見出したものである。
以下、本発明の実施例について説明する。
第２図（Ａｔ（二示す如く、所定導電型の半導体基板１
の表面に酸化Ｍｌ！！２を形成する０次いで、この酸化
Ｐｓ２のゲート形成予定領域３に対応する領域を周知の
与真蝕刻法にて開口する１次いで、開口部３１が形成さ
れた酸化膜２をマスク５二してゲート形成予定領域３（
二、半導体基板１と同じ導電型の不純物を導入して所定
濃度の不純物領域４を形成する。
の表面に酸化Ｍｌ！！２を形成する０次いで、この酸化
Ｐｓ２のゲート形成予定領域３に対応する領域を周知の
与真蝕刻法にて開口する１次いで、開口部３１が形成さ
れた酸化膜２をマスク５二してゲート形成予定領域３（
二、半導体基板１と同じ導電型の不純物を導入して所定
濃度の不純物領域４を形成する。
ここで、ゲート形成予定領域３に導入する不純物濃度は
％第３図の曲線（Ｉ）で示す如く。
％第３図の曲線（Ｉ）で示す如く。
後述するソース８．ドレイン９の形成工程尋の後の熱処
理の除Ｃ二外部拡散６二よってソース８、ドレイン９等
からゲート形成予定領域３に導入される半導体基板１と
は反対導電型の不純物の濃Ｉｆ（同図中、曲線（Ｉ［）
で図示）よシも高濃度（：設定し、この不純物領域４の
拡散深さは曲１（Ｕ）で示す外部拡散（二よる不純物の
導入深さよりも深く設定しておく。
理の除Ｃ二外部拡散６二よってソース８、ドレイン９等
からゲート形成予定領域３に導入される半導体基板１と
は反対導電型の不純物の濃Ｉｆ（同図中、曲線（Ｉ［）
で図示）よシも高濃度（：設定し、この不純物領域４の
拡散深さは曲１（Ｕ）で示す外部拡散（二よる不純物の
導入深さよりも深く設定しておく。
次に、同図ＩＢＩに示す如く、熱処理（；よ）半導体基
板１の表面に新しく酸化膜５を形成する。
板１の表面に新しく酸化膜５を形成する。
次いで、同図１０１に示す如く、酸化膜５のソース８、
ドレイン９の形成予定領域に対応する部分に、写真蝕刻
法により窓８ｍ、９ｍを開口し、半導体基板１と反対導
電型の不純物を導入して高濃度ソース８ｍ、高濃度ドレ
イン９ｍの領域を形成する。
ドレイン９の形成予定領域に対応する部分に、写真蝕刻
法により窓８ｍ、９ｍを開口し、半導体基板１と反対導
電型の不純物を導入して高濃度ソース８ｍ、高濃度ドレ
イン９ｍの領域を形成する。
次に、半導体基板１上４＝新しい酸化膜を形成してこの
酸化膜上１ニゲート電極６を形成するための多結晶シリ
コン層を形成し、この多結晶シリコン層に所定のパター
ンニングを施してゲート電極６とする。
酸化膜上１ニゲート電極６を形成するための多結晶シリ
コン層を形成し、この多結晶シリコン層に所定のパター
ンニングを施してゲート電極６とする。
次に、このゲート電極６をマスクシニしてその直下にゲ
ート酸化Ｂｙが残存するように酸化膜５を選択的にエツ
チングする。然る後、同図（）に示す如く、ゲー）ｍ＆
６をマスク（二手導体基板１と反対導電型の不純物を尋
人してソース８、ドレイン９を形成し、半導体装置１０
を得る。
ート酸化Ｂｙが残存するように酸化膜５を選択的にエツ
チングする。然る後、同図（）に示す如く、ゲー）ｍ＆
６をマスク（二手導体基板１と反対導電型の不純物を尋
人してソース８、ドレイン９を形成し、半導体装置１０
を得る。
このよう（＝シて製造された半導体装置１０は、予めゲ
ート形成予定領域３（二手導体基板１と同じ導電型の不
純物が所定の拡散深さで導入されているので、ソース８
、ドレイン９の形成後の熱処理の、際（＝、特（＝高濃
度ソースｓｂ、高？１度ドレイン９ｂから外部拡散によ
ってゲート形成予定領域３（二導入される半導体基板１
と反対導′磁型の不純物を補償してゲート領域を所定の
不純物濃度Ｃ二保持することができる。
ート形成予定領域３（二手導体基板１と同じ導電型の不
純物が所定の拡散深さで導入されているので、ソース８
、ドレイン９の形成後の熱処理の、際（＝、特（＝高濃
度ソースｓｂ、高？１度ドレイン９ｂから外部拡散によ
ってゲート形成予定領域３（二導入される半導体基板１
と反対導′磁型の不純物を補償してゲート領域を所定の
不純物濃度Ｃ二保持することができる。
その結果、高周波帯域で使用しても損失の少ない所謂低
出力容量のＭＯａ型半型半導体金子ることができ、極め
て優れた素子特性を有する半導体装置１０を実現するこ
とができる。
出力容量のＭＯａ型半型半導体金子ることができ、極め
て優れた素子特性を有する半導体装置１０を実現するこ
とができる。
尚、実施例では、ソース８、ドレイン９の外部拡散を防
止する場合について説明したが、この他にも半導体基板
１（二形成する保護ダイオードからの外部拡散（＝よっ
てゲート形成予定領域３か汚染される場合にも本発明方
法を適用できることは勿論であり、この場合には、保護
ダイオードの形成工程紡（＝ゲート形成予定領域３（二
上述の不純物領域４を形成しておけば良い。
止する場合について説明したが、この他にも半導体基板
１（二形成する保護ダイオードからの外部拡散（＝よっ
てゲート形成予定領域３か汚染される場合にも本発明方
法を適用できることは勿論であり、この場合には、保護
ダイオードの形成工程紡（＝ゲート形成予定領域３（二
上述の不純物領域４を形成しておけば良い。
以上説明した如く１本発明Ｃ：係るＭＯａ型半導体装置
の製造方法によれば、ゲート形成予定領域を半導体基板
と同一導電型の所定濃度の不純物が導入された状態に保
持したので、優れた素子特性を有する半導体素子を容易
（＝形成できる等顧著な効果を有するものである。
の製造方法によれば、ゲート形成予定領域を半導体基板
と同一導電型の所定濃度の不純物が導入された状態に保
持したので、優れた素子特性を有する半導体素子を容易
（＝形成できる等顧著な効果を有するものである。
第１図は、従来の方法で製造されたＭＯＢ型半導体装置
のゲート領域の不純物濃度と基板の深さ方向との関係を
示す説明図、第２図（４）乃至同図ＩＤＩは、本発明の
実施例を工程Ｊｌｌ Ｃ二示す説明図、第３図は１本発
明方法Ｃ二て製造されたＭＯａ型半導体装置のゲート領
域の不純物濃度と基板の深さ方向との関係を示す説明図
である。 １・・・半導体基板、２，６・・・酸化膜、３・・・ゲ
ート形成予定領域、Ｊａ・・・開口部、４・・・不純−
動領域、６・・・ゲート′ｌＩＬ極、７・・・ゲート酸
化膜、８・・・ン−７，，Ｊｂ・・・高濃度ソース、９
・・・トレイン、９ｂ・・・高＃度ドレイン、１０・・
・ＭＯ８型半導体装置。 出願人代理人 弁理士 鈴 江 武 彦第１Ｆｌ！Ｊ 第３図
のゲート領域の不純物濃度と基板の深さ方向との関係を
示す説明図、第２図（４）乃至同図ＩＤＩは、本発明の
実施例を工程Ｊｌｌ Ｃ二示す説明図、第３図は１本発
明方法Ｃ二て製造されたＭＯａ型半導体装置のゲート領
域の不純物濃度と基板の深さ方向との関係を示す説明図
である。 １・・・半導体基板、２，６・・・酸化膜、３・・・ゲ
ート形成予定領域、Ｊａ・・・開口部、４・・・不純−
動領域、６・・・ゲート′ｌＩＬ極、７・・・ゲート酸
化膜、８・・・ン−７，，Ｊｂ・・・高濃度ソース、９
・・・トレイン、９ｂ・・・高＃度ドレイン、１０・・
・ＭＯ８型半導体装置。 出願人代理人 弁理士 鈴 江 武 彦第１Ｆｌ！Ｊ 第３図
Claims (1)
- １導電型の半導体基板のゲート形成予定領域に、素子形
成工程の前に予め前記半導体基板と同一導電型の不純物
を導入する工程を具備することを特徴とするＭＯａ型半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155180A JPS5856464A (ja) | 1981-09-30 | 1981-09-30 | Ｍｏｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155180A JPS5856464A (ja) | 1981-09-30 | 1981-09-30 | Ｍｏｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856464A true JPS5856464A (ja) | 1983-04-04 |
Family
ID=15600232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155180A Pending JPS5856464A (ja) | 1981-09-30 | 1981-09-30 | Ｍｏｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856464A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422136A (ja) * | 1990-05-17 | 1992-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5272580A (en) * | 1975-12-15 | 1977-06-17 | Fujitsu Ltd | Production of semiconductor device |
-
1981
- 1981-09-30 JP JP56155180A patent/JPS5856464A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5272580A (en) * | 1975-12-15 | 1977-06-17 | Fujitsu Ltd | Production of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422136A (ja) * | 1990-05-17 | 1992-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6116571A (ja) | 半導体装置の製造方法 | |
| JPH02100326A (ja) | 高耐圧ｍｏｓ型半導体装置の製造方法 | |
| JPS6225452A (ja) | Ｃｍｏｓトランジスタの製造法 | |
| JPS5856464A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS625344B2 (ja) | ||
| JPS60136377A (ja) | 絶縁ゲ−ト半導体装置の製造法 | |
| JPH0461497B2 (ja) | ||
| JPH0582066B2 (ja) | ||
| JPS58112367A (ja) | 半導体装置 | |
| JPH0237703B2 (ja) | ||
| JPS62125673A (ja) | 半導体装置の製造方法 | |
| JPS61170066A (ja) | 半導体装置およびその製造方法 | |
| JPS62281351A (ja) | 半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH01122167A (ja) | 半導体装置の製造方法 | |
| JPS633462A (ja) | 半導体装置の製造方法 | |
| JPS5961177A (ja) | 半導体装置の製造方法 | |
| JPH04286128A (ja) | 半導体装置及びその製造方法 | |
| JPH069212B2 (ja) | 半導体装置の製造方法 | |
| JPS60223162A (ja) | 半導体装置の製造方法 | |
| JPS62120078A (ja) | 半導体装置の製造方法 | |
| JPS6224662A (ja) | 半導体装置の製造方法 | |
| JPS59126628A (ja) | 半導体装置の製造方法 | |
| JPS58182869A (ja) | 絶縁ゲ−ト型電界効果半導体装置及びその製造方法 | |
| JPS58212166A (ja) | 半導体装置の製造方法 |