JPS5856494A - ア−トワ−クフイルムの形成方法 - Google Patents

ア−トワ−クフイルムの形成方法

Info

Publication number
JPS5856494A
JPS5856494A JP56154966A JP15496681A JPS5856494A JP S5856494 A JPS5856494 A JP S5856494A JP 56154966 A JP56154966 A JP 56154966A JP 15496681 A JP15496681 A JP 15496681A JP S5856494 A JPS5856494 A JP S5856494A
Authority
JP
Japan
Prior art keywords
film
holes
hole
surface layer
artwork
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56154966A
Other languages
English (en)
Inventor
川俣 晴男
宮川 清隆
三ツ井 久三
憲二 山本
邦彦 武田
井村 孝義
黒沢 啓治
光男 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56154966A priority Critical patent/JPS5856494A/ja
Publication of JPS5856494A publication Critical patent/JPS5856494A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアートワークフィルムの形成方法に関し、特に
表面層回路パターン焼成のアートワーク原版と被加ニブ
リント基板のスルーホール部との位置ずれによるランド
リングの変形をなくすことを意因するアートワークフィ
ルムの形成方法に関する。
ユニット回路実装等なす多層プリント基板は、近時、個
別部品あるいはLSI素子等を多数塔載することから、
基板内に配線する回路は高密度化しており、これにとも
ない回路導体中は細くなお又層間接続部をなすスルーホ
ール形式の基本的格子間隔いはゆるホール間ピッチも狭
小となる〇かかる状況下で、多層プリント基板の製造は
、例えば前記スルーホール形成用のドリル孔加工は高粉
塵の孔位置出しが必要とされ、尚又前記ドリル加工され
た対象基板(ガラス布基材エポキシ樹ダ 脂燐張積層基板等)に表面層回路パターン焼付をなすア
ートワーク原版との相対的位置合せ精度が厳しく要求さ
れる。
本発明は、前記相対的位置合せ8度が必要とされるプリ
ント基板製造にさいし、スルーホール位置におけるラン
ドリングの変形勢が生ずることのない回路パターンフィ
ルムの形成手段を提示するもので、従来のかかる回路パ
ターン焼成時の問題点を第1図によシ説明する。
同図(a)において、1は加工対象のプリント基板、2
社該基板1に設けるスルーホール、3は加工基準孔であ
シ、これらは多段積層の中間層と表面層とを問わず基板
の第一加工段階にあけられ、次いで無電解銅めりき、更
に電解銅めっきして該ホール2の孔峨内壁面に対する表
裏面導体回路の接続処理をなす。然る後図示4あるいは
4′の回路導体パターンを生成する0該回路導体パター
ン4.4′等はスクリーン印刷技法と写真蝕刻技法を用
い、パターン焼付処理して生成するが、とのさい前記ス
ルーホール形成2と回路導体パターン41等の接続該当
部5との短絡部は、第1図(b)に拡大して示す様なラ
ンド面を形成せしめた導体回路部とし、接続の信頼性並
びに該ホールに挿入のリード線端子との半田付固定を確
実とする。
しかしながら、前記表面層回路導体パターン4焼成用ア
ートワーク原版とホール孔加工のプリント基板との間で
相対的位置合せ基準孔3があるに抱らず、これが有効に
機能せず例えばドリルマシン加工精度やプリント基板自
体の変形等により、両者間に位置ずれを生′し基板内多
数設けるランド面5とスルーホール2とのセンタが一致
せず、拡大図下方に示すランドリング変形6を生じ、孔
位tn度の厳しいプリント基板の製造は困難となる0本
発明は前記の不都合を解消することにある。
このため本発明によればホール孔加ニブリント基板から
孔位置を転写したフィルムと表面層アートワーク原版と
からスルーホール部ランドパターンを補正した回路パタ
ーンフィルムを形成して表面層回路パターン焼成をなす
アートワークフィルムの形成方法である。
以下、本発明の実施例を示す第2図乃至第3図に従かい
これを説明する。
第2図において、7はドリル加工された加工対象基板、
8は前記基板7と一緒に孔あけし孔位置転写の基準孔を
作成するフィルムであって、該フィルム8は黒色(光不
透過性)のプラスチックシートからなる。即ち、図の上
方はプリント基板70ホール孔2の位置を転写した本発
明回路パターンフィルム形成の初期段階フィルムである
0また図中において3は基板積層時、相対的位置決めの
基準となる製造に係わる基準孔である。
本発明によれば次いでフィルム8を再びドリルマシ/に
てランド径相当の孔12即ち、第1図のランド面5に該
当する孔あけ加工をなしフィルム9を形成する。孔12
の径はスルーホール2径に応じて、別に標準化された表
面層ランド径指定に章樟腔よる。
次いで該孔あけ加工されたフィルム9をもとにして光透
過性白黒逆版フィルム10を形成する。
これによシ加工対象基板7のスルーホール2を忠実に位
置付けせしめたフィルム10が得られたことになる。本
発明はかかるフィルム10と表面層アートワーク原版(
フィルム)11とを重ね合せて焼付けし、表面層アート
ワーク原版のランド部パターンの位置ずれを補正した回
路パターンとするところに要点がある。
^11記説明において、孔位置転写の基準孔が形成され
たフィルム8の作成において、加工対象基板は孔あけ加
工時を対象としたが、これは適宜層敷積鳩した基板から
でも孔位置転写のフィルム10を作成し、これから表面
層アートワーク原版のランド部パターンの位置ずれを補
正した回路パターンを取得することも出来る。
かかる補正ずみ回路パターンを用いて表面層回路パター
ンを焼成すればランドリングの変形は皆無となる。
第3図は本発明の他の集T+Ii例を示す図である。
かかる実施例にあっては、表面層回路パターン焼成時、
アートワーク原版の加工基板との相対的位置合せ基準孔
が特に有効に機能しない従来の欠点を改善するため、か
つ前記ランド部位−゛ずれによるランドリングが変形を
最小限に抑えるため、取付基準孔を設ける。
即ち、プリント基板基準孔3が伸縮してアートワーク原
版11が基板7と密着しないため、基準孔3とは別個の
取付基準孔例えば13を設ける。
かかる取付基準孔13はプリント基板7の孔加工時、表
面層アートワーク原版11の周縁、中央側辺部に複数孔
あけしておく。か様にすれば、表面層アートワーク原版
とスルーホール(スルーホールは図示されない)とが最
屯合うところを選び取付ピンによシ基板7と前記原版1
1とを固定すればランドリングの変形(第1図参照)を
最小にすることが田来る。
前1己実施例で説明した本発明のアートワークフィルム
形成方法によれば近時製鎖される高精度表面層回路パタ
ーンの焼成が極めて容易に施行される利点がある。
【図面の簡単な説明】
第1図は従来の回路パターン焼成時の状態を示す平面図
、8142図及び第3図は本発明の実施例を示す斜視図
及び平面図である。 図中、2はスルーホール、3は基準孔、6はランド面5
の変形(ランドリング変形)部、1と7は加工対象プリ
ント基板、8と9と10は孔2位置転写の本発明に係る
フィルム、11は表面層アートワーク原版及び13は取
付基準孔である。 見1図 蔦2図 ′5 図 第1頁の続き 0発 明 者 黒沢啓治 川崎市中原区上小田中1015番地 富士通株式会社内 0発 明 者 山下光男 川崎市中原区上小田中1015番地 富士通株式会社内

Claims (2)

    【特許請求の範囲】
  1. (1)  1面層アートワーク原版と、スルーホール並
    びに基準孔を加工せるプリント基板と、を重ねて前記基
    板上に表面層回路パターンを焼成するに当り、前記被加
    ニブリント基板側から孔位置を転写したフィルムと表面
    層アートワーク原版とからスルーホール部ランドパター
    ンを補正した回路ノ(ターンフィルムを形成して表面層
    回路)くターンを形成することを4!−微とするアート
    ワークフィルムの形成方法。
  2. (2)前記スルーホール並びに基準孔をプリント基板に
    加工するドリル孔明は時、表面層アートワーク原版の周
    縁に枚数の孔あけをして表面層回路パターン形成時の取
    付基準孔とすることを特徴とする特許請求の範囲第1項
    記載のアートワークフィルムの形成方法。
JP56154966A 1981-09-30 1981-09-30 ア−トワ−クフイルムの形成方法 Pending JPS5856494A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56154966A JPS5856494A (ja) 1981-09-30 1981-09-30 ア−トワ−クフイルムの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56154966A JPS5856494A (ja) 1981-09-30 1981-09-30 ア−トワ−クフイルムの形成方法

Publications (1)

Publication Number Publication Date
JPS5856494A true JPS5856494A (ja) 1983-04-04

Family

ID=15595786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56154966A Pending JPS5856494A (ja) 1981-09-30 1981-09-30 ア−トワ−クフイルムの形成方法

Country Status (1)

Country Link
JP (1) JPS5856494A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01143169U (ja) * 1988-03-25 1989-10-02

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01143169U (ja) * 1988-03-25 1989-10-02

Similar Documents

Publication Publication Date Title
US3501831A (en) Eyelet
JP3840180B2 (ja) フレキシブルプリント配線板
US3400210A (en) Interlayer connection technique for multilayer printed wiring boards
JP2001053447A (ja) 部品内蔵型多層配線基板およびその製造方法
US3627902A (en) Interconnections for multilayer printed circuit boards
JPH05327211A (ja) 多層フレキシブルプリント基板およびその製法
US6594893B2 (en) Method of making surface laminar circuit board
JPS5856494A (ja) ア−トワ−クフイルムの形成方法
JP4070429B2 (ja) リジッドフレックスプリント配線板及びその製造方法
JPH08107263A (ja) プリント配線板の製造方法
CN115460797B (zh) 用于贴装球栅阵列封装芯片的印刷电路板及其制作方法
JPH0685465A (ja) Smdモジュール用基板及びその製造方法
US3808679A (en) Terminal leads for integrated circuit package and method for producing a frame of said leads
CN119545687B (zh) 一种主板与副板厚度相同的刚挠结合板的制备方法
JPS5987896A (ja) 多層プリント基板
JP2013165158A (ja) 多層プリント配線板の位置認識用マークおよび多層プリント配線板の製造方法
JP2004079703A (ja) 積層基板及び積層基板の製造方法
JP2771658B2 (ja) 多層型ブラインドスルホール配線板の製造方法
JPH0365676B2 (ja)
JP3237212B2 (ja) 段付き基板の製造方法
JPH0685462A (ja) セラミック多層基板の製造方法
JP3075158B2 (ja) 半導体パッケージ基板の製造方法
GB2307352A (en) Manufacture of multi-layer printed circuit boards
JPH10163631A (ja) 多層印刷回路基盤及びその製造方法
JP3572272B2 (ja) 多層プリント配線基板の製造方法