JPS5857775B2

JPS5857775B2 - 直列多信号の速度変換受信装置

Info

Publication number: JPS5857775B2
Application number: JP16378978A
Authority: JP
Inventors: 良久原田; 豊明畝村; 俊英野田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1978-12-21
Filing date: 1978-12-21
Publication date: 1983-12-21
Also published as: JPS5585950A

Description

【発明の詳細な説明】本発明は種々の伝送経路を経て情報処理装置（例えば文
字図形情報受信機、データ通信端末機、各種管理・管制
制御装置）の直列入力信号の受信処理を行なう受信装置
に関する。

一般に、種々の伝送経路よりの情報を受信する分散設置
された情報端末装置や受信機などにおいては、情報の受
信入力は単一とは限らず、複数個の受信入力点が必要で
あることの方が多い。

かつこの受信入力点でのデータ形式が同一である場合は
少なく、種々のデータ形式、伝送速度の情報を受信処理
する必要が生じる。

第１図および第２図は従来の回路方式例を示す。

第１図において、１１・・・１１・・・１Ｎはそれぞれ
態別の伝送路を通り伝送されてくる受信データ信号、２
、・・・２１・・・２Ｎはそれぞれ受信データ信号１、
・・・１１・・・１Ｎに対応してその伝送速度を決める
すなわち受信データ信号１．・・・１１・・・１Ｎのビ
ートレートを示すクロック信号、３は前記各受信データ
信号１１・・・１１・・・１Ｎおよびクロック信号２１
・・・２１・・・２Ｎの選択切換回路、４はクロック信
号２１・・・２１・・・２Ｎを計数するカウンタ回路、
５は直列の受信データ信号１．・・・１１・・・１Ｎ
を並列のデータ信号に変換する変換回路、９は受信デー
タを読取り、記憶処理する情報処理装置である。

次にその動作を震明する。

情報処理装置９は入力データの受信に先立って、受信デ
ータ信号１１１１・・・１Ｎとこの各受信データ信号の
それぞれと対応したクロック信号２１・・２ｉ・・・２
Ｎとを今受信しようとする受信データ信号に合せて選択
切換える切換信号８を選択切換回路３に出力する。

この切換信号８を受けて選択切換回路３は受信データ信
号１１・・・１１・・・１Ｎとクロック信号２１・・・
２ｉ・・・２Ｎの中から情報処理装置９で指定された１
対の受信データ信号１とクロック信号２を選択し、前者
を変換回路５へ後者をカウンタ回路４と変換回路５へ供
給する。

カウンタ回路４はクロック信号２を計数し、ある決めら
れた回数を計数するごとに、例えばこの回数をＰ（Ｐ＝
８とする例が最も多い）とすると、クロック信号２をＰ
回計数するごとにストローブ信号６を情報処理装置９に
出力する。

同時に変換回路５はクロック信号２を受取るたびに受信
データ信号１を１つづつ、すなわち１ビツトづつシフト
して記憶し、直列の受信データ信号１を並列に変換し、
並列データ７として出力する。

ここで変換回路５のシフト動作とカウンタ回路４の計数
動作さらにはストローブ信号６の出力動作は、クロック
信号２で同期を保持されつつ行なわれる。

情報処理装置９はストローブ信号６を検出するごとに並
列データ７を読取り、記憶処理する。

ここではＰビット単位の並列データ７を読取ることにな
る。

そしてあらかじめ決められた回数前記動作を繰り返す。

これが終了すると再度切換信号８を出力して前記一連の
動作を繰り返す。

通常情報処理装置９は受信データの読取り、記憶処理の
動作のみを実行することはまれで、他の機能処理も並行
して同時に実行する必要がある。

このような場合、かかる回路方式においては前記説明よ
り明らかなように、情報処理装置９側から見ると、受信
データの読取り速度は受信データのクロック周波数で決
定され、かつ伝送速度の速い受信データに対しても遅い
受信データに対しても同様の動作が要求され、さらにス
トローブ信号６を常時監視し、並列データの読取り、記
憶処理を実行せねばならない。

このことは情報処理装置９の効率的運用を防げる大きな
障害要因の■つになっている。

すなわち他の機能処理に対する時間と上記動作を保障す
るに要する時間との関係に細心の注意を払いつつ、スト
ローブ信号の検出ができずに受信データの読取り欠落を
起すことのないように情報処理装置９を運用しなければ
ならない。

次に第２図による従来回路方式について説明する。

第２図において第１図と同じ表示記号を付した構成要素
は第１図と同じものである。

１１はクロック発生回路、１３はクロック選択切換回路
、１６はクロック信号の入力されるごとに入力段に供給
され信号を初段に記憶し、初段以降に記憶されていた信
号を１つづつ次段にシフトして記憶し、最終段に記憶さ
れていた信号を出力として外部に出力するシフトレジス
タなどの直列入力直列出力の記憶素子である。

次にその動作を説明する。

情報処理装置９は受信に先立って、希望の受信データ信
号１．・・・１１・・・１Ｎを選択する切換信号８を選
択切換回路３に出力する。

このとき同時にクロック切換信号１４をクロック選択切
換回路１３に出力し、クロック信号２がシフトパルス１
５として選択される。

選択された受信データ１は記憶素子１６に、クロック信
号２もクロック選択切換回路１３で選択されてシフトパ
ルス１５として同じく記憶素子１６に供給される。

従って記憶素子１６は受信データ信号１をクロック信号
２からなるシフトパルス１５を受取るごとにシフトして
記憶する。

この記憶素子１６は一連の受信データを記憶するのに十
分な記憶容量を持つことはいうまでもない。

一連の受信データ信号を受信シフトして記憶するに十分
な時間の間、情報処理装置９は上記各切換信号８と１４
の状態を維持した後、次にクロック切換信号１４をクロ
ック発生回路１１の出力である内部クロック信号１２が
シフトパルス１５となるように切換える。

すると先に記憶素子１６に記憶した受信データは内部ク
ロック信号１２からなるシフトパルス１５でシフトされ
、直列データ１７として記憶素子１６から出力される。

情報処理装置９はこの内部クロック信号１２からなるシ
フトパルス１５でタイミングをとりつつ直列データ１７
を読取り、処理する。

このように第２図の従来例によると、受信データ信号１
をクロック信号２で一旦記憶素子１６に記憶させ、情報
処理装置９がこれを読取り、処理するときは内部クロッ
ク信号１２で記憶素子１６から取り出す。

従って第１図と比較すると、情報処理装置９は一旦記憶
素子１６に記憶したデータをクロック切換回路１３への
クロック切換信号１４を制御することにより任意な一定
の速度で直列データ１７として読取り、処理することが
でき、かつ種々のクロック周波数からなるクロック信号
２１・・・２１・・・２Ｎに対する受信データ信号１．
・・・１１・・・１Ｎに対しても情報処理装置９が読取
り、処理するときには、内部クロック信号１２で一定の
速度で行なうことができ、さらにはクロック発生階１１
の発振周波数を情報処理装置９にとって最適の値に設定
できる。

これらのことから第２図は先に述べた第１図の欠点を補
うことができる。

しかし上記第２図の如き方式を具体的に実現するには限
界が生じる。

それは主として記憶素子１６に係わるものであり、一般
に第１図で直列データを並列に変換する変換回路の構成
素子の処理速度に比して第２図に示す直列入出力の記憶
素子の動作速度が遅いことである。

従って高速の受信データ信号に対して第２図の回路方式
は第１図に比して不利である欠点を有する。

本発明にかかる欠点を補い、直列データの受信における
多様な直列信号の受信処理を簡易な回路構成で、効率良
く行なう速度変換受信回路を提供するものである。

以下本発明の一実施例を図面に基づいて説明する。

第３図において、３は入力信号の選択切換回路、９は情
報処理装置、１１は内部クロック信号を発生するクロッ
ク発生回路、１３はクロック選択切換回路、２０は後述
するシフトレジスタ２３の動作モードを切換えるモード
切換回路、２３は直列と並列との両方の入力モードを有
する並列出力の２ビツトシフトレジスタ、２５はクロッ
ク信号をｌ／２に分周する分周回路、２７１および２７
□はそれぞれｌビットのラッチレジスタ、２９１および
２９２はそれぞれシフトレジスタなどの直列入力直列出
力の記憶素子である。

次にその動作を説明する。

本回路は伝送されてくる受信データ信号を記憶素子２９
．および２９□に記憶する動作モード（以下受信モード
という）と、情報処理装置９が記憶素子２９．および２
９２に記憶された受信データ信号を読取り、処理する動
作モード（以下読出しモードという）との２つに分けら
れる。

第４図および第５図は第３図の回路がそれぞれ受信モー
ドと読出しモードに設定されたときの動作タイミングチ
ャートを示す。

先ず受信モード時の動作について第３図と第４図により
説明する。

情報処理装置９は入力データの受信に先立って、受信デ
ータ信号１．・・・１１・・・１Ｎとこの各信号に対応
したクロック信号２１・・・２１・・・２Ｎとを受信し
ようとする信号に合せて選択切換える切換信号８を選択
切換回路３に、クロック切換信号１４をクロック切換回
路１３に、さらにモード切換信号２１をモード切換回路
２０にそれぞれ出力する。

この各信号を受けて選択切換回路３は選択された受信デ
ータ信号１とクロック信号２とをそれぞれシフトレジス
タ２３とクロック選択切換回路１３に、またクロック選
択切換回路１３はクロック信号２を選択してシフトパル
ス１５としてシフトレジスタ２３と分周回路２５とに、
さらにモード切換回路２０はシフトレジスタ２３を直列
入力並列出力のシフトレジスタとして動作させるモード
信号２２をシフトレジスタ２３に、それぞれ出力する。

上記のように受信モードに設定された後、第４図に示す
如きＡ、Ｂ、Ｃ。

Ｄ・・・の受信データ信号１が到来した時の各信号波形
とタイミングチャートとを第４図に示す。

選択切換回路３で選択された受信データ信号１は直列入
力並列出力動作に設定された２ビツトのシフトレジスタ
２３に供給される。

この直列の受信データ信号１はクロック信号２からなる
シフトパルス１５でシフトされ、並列信号に変換され、
シフトパルスタ２３の出力信号２４．と２４２として出
力される。

この出力信号２４１と２４２はシフトパルス１５をｌ／
２分周したラッチパルスとしての分局クロック信号２６
の立上りエツジで、■ビットのラッチレジスタ２１１お
よび２７２に記憶される。

そして次にこのラッチレジスタ２７１と２７□の出力信
号２８．と２８２は分局クロック信号２６の立下りエツ
ジで記憶素子２９１と２９□に記憶される。

このとき同時に今までの記憶素子２９．と２９２に記憶
されていた信号はシフトされ記憶される。

以上の動作を繰り返し、一連の受信モードの動作が終了
する。

なお記憶素子２９．、２９２は一連の受信データを記
憶するに十分な記憶容量を持っていることはいうまでも
ない。

つづいて読出しモード時の動作につき説明する。

情報処理装置９は前記一連の受信モードの動作が終了す
ると、クロック切換信号１４をクロック選択切換回路１
３に、またモード切換信号２１をモード切換回路２０に
出力する。

この各信号を受けて、クロック選択切換回路１３はクロ
ック発生回路１１の出力である内部クロック信号１２を
シフトパルス１５としてシフトレジスタ２３および分周
回路２５に出力し、モード切換回路２０はシフトレジス
タ２３を並列入力動作とシフト動作とに交互に切換える
ためモード信号２２をシフトレジスタ２３に出力する。

このように読取りモードに設定したとき、先の受信モー
ドで記憶素子２９゜および２９□の終段より逆にそれぞ
れＰ、Ｒ，ＴＶ・・・およびＱ、Ｓ、Ｕ、Ｗ・・・の信
号が記憶されていたとするときの信号波形とタイミング
チャートを第５図に示す。

記憶素子２９１および２９２に記憶されていた信号は分
局クロック信号２６の立下りエツジでシフトされ、直列
信号出力３０１および３０□としてそれぞれシフトレジ
スタ２３の並列入力点に供給される。

シフトレジスタ２３は分周クロック信号２６と同期した
モード信号２２で並列入力動作とシフト動作を交互に繰
り返し、並列入力動作時に直列信号出力３０．と３０２
を取り込み、シフト動作時には出力信号２４２を取り出
す側のビットに取り込んだ信号３０□を、出力信号２４
、を取り出す側のビットにシフトシ、第５図に示すよう
な出力信号２４□と２４□として出力する。

出力信号２４１と２４□はランチレジスタ２７１ト２７
□に供給され、シフトパルス１５がシフトレジスタ２３
に供給される前にラッチパルスとしての分周クロック信
号２６の立上りエツジでラッチレジスタ２７１と２７２
にそれぞれ記憶される。

さらにラッチレジスタ２７１と２７□の出力信号２８１
と２８□は分周クロック信号２６の立下りエツジで再度
記憶素子２９１と２９２にそれぞれ記憶される。

一方記憶素子２９１と２９□に分けて記憶された信号は
上述の如くシフトレジスタ２３で再度直列信号に変換さ
れるので、情報処理装置９はこの直列信号に変換された
出力信号２４１を内部クロック信号１２でタイミングを
取りながら読取り、処理していく。

上記説明から明らかなように記憶素子２９．と２９２に
記憶された信号は再生記憶されるので、情報処理装置９
は繰り返し読出しモードにして何度でも受信した信号を
読取ることができる。

なお本実施例ではシフトレジスタ２３と２ビツトのシフ
トレジスタで構威したが、さらにそれ以上のビット数で
構威し、これに伴って分周回路２５の分局比、およびこ
こでは２１１と２７２の２段で構成したラッチレジスタ
の段数ならびに２９゜と２９２の２段で構成した直列人
力直列出力の記憶素子の段数をそれぞれシフトレジスタ
２３のビット数に対応させて増加した回路についても同
様に実施できる。

以上本発明によれば、次のような利点を有している。

（ａ）第１図に示す従来例が第２図に示す従来例に対
して有している長所、すなわち高速に対して有利である
という長所を有している。

（ｂ）受信モードではシフトレジスタで直列信号を並列
信号に変換して受信速度を低減し、そしてラッチレジス
タにバッファリングすることで記憶素子の人力信号保持
時間を補償し、より低速で動作する直列入力直列出力の
記憶素子の使用を実現している。

（Ｃ）読出しモードでは、受信モードで使用したシ
フトレジスタを共用し、上記と対照の効果すなわち直列
入力直列出力の記憶素子を複数個備えることで、そのそ
れぞれの出力信号を並列信号としてシフトレジスタに供
給し、このため記憶素子の動作速度よりさらに高速の直
列信号として、情報処理装置は読出しを行なうことがで
きる。

さらに出力を循環させ、再度記憶させているので、何度
でも読出すことができる。

【図面の簡単な説明】

第１図および第２図はそれぞれ従来例の回路構成図、第
３図は本発明の一実施例を示す回路構成図、第４図およ
び第５図はそれぞれ受信モードおよび読出しモードのタ
イミングチャートである。１．１．・・・１１・・・１Ｎ・・・・・・受信データ
信号、２゜２１・・・２１・・・２Ｎ・・・・・・クロ
ック信号、３・・・・・・選択切換回路、８・・・・・
・切換信号、９・・・・・・情報処理装置、１１・・・
・・・クロック発生回路、１２・・・・・・内部クロッ
ク信号、１３・・・・・・クロック選択切換回路、１４
・・・・・・クロック切換信号、１５・・・・・・シフ
トパルス、２０・・・・・・モード切換回路、２１・・
・・・・モード切換信号、２２・・・・・・モード信号
、２３・・・・・・シフトレジスタ、２４ｔ、２４□・
・・・・・出力信号、２５・・・・・・分周回路、２６
・・・・・・分周クロック信号、２７１，２７２・・・
・・・ラッチレジスタ、２９１，２９□・・・・・・記
憶素子、３０、．３０□・・・・・・並列信号出力。

Claims

【特許請求の範囲】１文字図形情報受信機データ通信端末機などの複数個
の直列信号を受信する装置であって、複数個からなる直
列入力信号を切換える選択切換回路と、内部クロック発
生回路と、前記選択切換回路出力の直列入力信号に対応
した入力クロック信号と前記内部クロック発生回路で発
生した内部クロック信号とを選択切換えるクロック選択
回路と、直列入力並列出力と並列入力、並列出力との２
つの動作モードを有しかつ前記クロック選択切換回路出
力のシフトパルスによりシフトされる複数ビットをもっ
たシフトレジスタと、該シフトレジスタの動作モードを
切換えるモード切換回路と、前記クロック選択回路出力
のパルスを分周する分周回路と、前記シフトレジスタの
複数の並列出力のそれぞれを前記分周回路出力のパルス
によりラッチする複数個のラッチレジスタと、該ラッチ
レジスタのそれぞれの出力を記憶する直列入力直列出力
機能をもった複数個の記憶素子とを設け、前記シフトレ
ジスタの直列入力点に前記選択切換回路の出力信号を供
給し、前記シフトレジスタの並列入力点に前記記憶素子
の各出力信号を供給するよう横取すると共に、直列入力
信号受信モードでは、前記クロック選択回路で入力クロ
ック信号を選択し、前記シフトレジスタを直列入力並列
出力の動作モードで動作させて該シフトレジスタのそれ
ぞれの並列出力を前記分周回路出力のパルスをラッチパ
ルスとして前記ラッチレジスタにラッチし、該ラッチレ
ジスタのそれぞれの出力を複数個の記憶素子に記憶し、
前記記憶素子に記憶された信号の読出しモードでは、前
記クロック選択回路で内部クロック信号を選択してシフ
トレジスタのシフトパルスとし、内部クロック信号とこ
の内部クロック信号を前記分周回路出力の前記ラッチパ
ルスと同期を取りつつ制御される前記モード切換回路の
出力モード信号とで前記シフトレジスタを、前記記憶素
子から供給される並列信号出力をラッチする動作とラッ
チした信号をシフトする動作とに切換えて動作させ、前
記シフトレジスタの並列出力信号の１つで複数個の記憶
素子に記憶されている信号を直列信号として読出すよう
にしたことを特徴とする直列多信号の速度変換受信装置
。２記憶素子から供給される並列信号出力をシフトレジ
スタでラッチした後、最初のシフトパルスがシフトレジ
スタに供給される前に、該シフトレジスタの並列出力信
号をラッチパルスでラッチレジスタに記憶し、そのあと
さらに記憶素子に再度記憶させるようにしたことを特徴
とする特許請求の範囲第１項記載の直列多信号の速度変
換受信装置。