JPS585787B2 - サ−マルヘッドの選択回路 - Google Patents
サ−マルヘッドの選択回路Info
- Publication number
- JPS585787B2 JPS585787B2 JP49032636A JP3263674A JPS585787B2 JP S585787 B2 JPS585787 B2 JP S585787B2 JP 49032636 A JP49032636 A JP 49032636A JP 3263674 A JP3263674 A JP 3263674A JP S585787 B2 JPS585787 B2 JP S585787B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- thermal head
- wiring
- lead
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Fax Reproducing Arrangements (AREA)
Description
【発明の詳細な説明】
本発明は、ダイオードやトランジスタなどの素子が一列
に形成されたサーマルヘッドの選択回路に関するもので
ある。
に形成されたサーマルヘッドの選択回路に関するもので
ある。
従来、例えばサーマルヘッドでは(第1図に示すように
)、不連続部を有する多数の個別線1が並行して基板上
に形成され、個別線の複数個を一群として各群の不連続
部にそれぞれダイオードアレイ2が配置され、個別線1
の一端には発熱体であるところの抵抗体3が接続され、
個別線の他端には絶縁層4を介して各群から1個ずつ選
択された個別線を共通線5に接続され、更に信号線6へ
接続され、抵抗体3の他端には各群に対応した選択線7
が接続されていた。
)、不連続部を有する多数の個別線1が並行して基板上
に形成され、個別線の複数個を一群として各群の不連続
部にそれぞれダイオードアレイ2が配置され、個別線1
の一端には発熱体であるところの抵抗体3が接続され、
個別線の他端には絶縁層4を介して各群から1個ずつ選
択された個別線を共通線5に接続され、更に信号線6へ
接続され、抵抗体3の他端には各群に対応した選択線7
が接続されていた。
上述の構成であると、良好な絶縁層を形成することが非
常に困難であり、絶縁層に生じた微小孔を通して共通線
と信号一が短絡したり、絶縁層開孔部の共通線と信号線
との間の接触不良によって開放になったりする故障を生
じ、これは大規模になるに従って多くなり、その確率は
多層配線部分の面積の2乗に比例する。
常に困難であり、絶縁層に生じた微小孔を通して共通線
と信号一が短絡したり、絶縁層開孔部の共通線と信号線
との間の接触不良によって開放になったりする故障を生
じ、これは大規模になるに従って多くなり、その確率は
多層配線部分の面積の2乗に比例する。
また、従来の方法であると信号線を形成し絶縁層を形成
した後、開孔部を形成し共通線を形成してからダイオー
ドアレイを接続しており、工程数が多く、歩溜シが悪い
という欠点があった。
した後、開孔部を形成し共通線を形成してからダイオー
ドアレイを接続しており、工程数が多く、歩溜シが悪い
という欠点があった。
本発明はこれらの欠点を解決するためダイオードア
レイ等の選択素子と共通線の両機能をもった素子を用イ
、サーマルヘッドの選択回路を形成し工程数の軽減及び
歩溜りの向上を図ったものであって、以下図面を用いて
詳細に説明する。
レイ等の選択素子と共通線の両機能をもった素子を用イ
、サーマルヘッドの選択回路を形成し工程数の軽減及び
歩溜りの向上を図ったものであって、以下図面を用いて
詳細に説明する。
第2図は本発明をサーマルヘッドに適用した場合の一実
施例を示す平面図であク、第3図は第2図のA−A’面
における断面図である。
施例を示す平面図であク、第3図は第2図のA−A’面
における断面図である。
第2図および第3図において8はセラミック等の基板、
9は個別線、10は個別線9の複数個(本実施例では5
個)に対応したダイオード素子とリード線10a10b
を有するダイオードアレイ、11は個別線9の一端に接
続された発熱体、12は各ダイオードアレイ10から1
個ずつ選択されたリード線10aを共通に接続する信号
線、13は信号線12と、ダイオードアレイ10とを絶
縁するように形成された絶縁層(第2図では図示せず)
、14は個別線9の各群に対応して発熱体11を共通に
接続する選択線、15は発熱体11を保護するために形
成された保護膜(第2図では図示せず)である。
9は個別線、10は個別線9の複数個(本実施例では5
個)に対応したダイオード素子とリード線10a10b
を有するダイオードアレイ、11は個別線9の一端に接
続された発熱体、12は各ダイオードアレイ10から1
個ずつ選択されたリード線10aを共通に接続する信号
線、13は信号線12と、ダイオードアレイ10とを絶
縁するように形成された絶縁層(第2図では図示せず)
、14は個別線9の各群に対応して発熱体11を共通に
接続する選択線、15は発熱体11を保護するために形
成された保護膜(第2図では図示せず)である。
このようなサーマルヘッドは、次のようにして作る。
まず基板8上に発熱体11、個別線9、信号線12、選
択線14を蒸着ホトリソ技術で被着形成する。
択線14を蒸着ホトリソ技術で被着形成する。
その後発熱体11の保護膜15を形成し、ダイオードア
レイ10と信号線12を絶縁するように絶縁層13を形
成する。
レイ10と信号線12を絶縁するように絶縁層13を形
成する。
そしてダイオードアレイ10はそのリード端子10a,
10bの一方の面が基板8に対向するように配置され、
リード端子10aおよび10bをそれぞれ対応する信号
線12および個別線9と熱圧着で接続する。
10bの一方の面が基板8に対向するように配置され、
リード端子10aおよび10bをそれぞれ対応する信号
線12および個別線9と熱圧着で接続する。
ダイオードアレイ10はモノリシツクとして複数個のダ
イオード素子が同一の基板に形成されていて、かつ、従
来のようにダイオード素子の2端子が直線上に直列して
いなく、2端子が10aおよび10bのように直角に配
置されている。
イオード素子が同一の基板に形成されていて、かつ、従
来のようにダイオード素子の2端子が直線上に直列して
いなく、2端子が10aおよび10bのように直角に配
置されている。
従って、従来は絶縁層に微細な貫通孔を設けて上層配線
と下層配線を接続する必要があったが、本発明によれば
スクリーン印刷で部分的に絶縁層を形成する必要はある
ものの、ダイオードアレイは多層配線の上部配線をかね
そなえたものであるため、ダイオードアレイの熱圧着の
みできわめて簡単に多層配線を形成できる。
と下層配線を接続する必要があったが、本発明によれば
スクリーン印刷で部分的に絶縁層を形成する必要はある
ものの、ダイオードアレイは多層配線の上部配線をかね
そなえたものであるため、ダイオードアレイの熱圧着の
みできわめて簡単に多層配線を形成できる。
このような構成のサーマルヘッドは、次のようにして駆
動される。
動される。
まず選択線14の所望の電極たとえば141を選択して
電気的に閉成し、他の電極142〜144を開放とする
。
電気的に閉成し、他の電極142〜144を開放とする
。
そして信号線12、〜125に選択的に電顔を印加する
と、選択線141に接続された発熱体11に感熱紙(図
示せず)を近接あるいは接触させることにより感熱?に
記録を行なうことができる。
と、選択線141に接続された発熱体11に感熱紙(図
示せず)を近接あるいは接触させることにより感熱?に
記録を行なうことができる。
このようにして選択線14に接続された発熱体による記
録が終了すると、次に選択線14を電気的に閉成し、同
様に信号線121〜12,を選択して電圧を印加して選
択線14に接続された発熱体を発熱させ、以下順次選択
線1 43.1 44を電気的に閉成して一連の記録を
行なう。
録が終了すると、次に選択線14を電気的に閉成し、同
様に信号線121〜12,を選択して電圧を印加して選
択線14に接続された発熱体を発熱させ、以下順次選択
線1 43.1 44を電気的に閉成して一連の記録を
行なう。
第4図は本発明をサーマルヘッドに適用した場合の第二
の実施例を示す平面図である。
の実施例を示す平面図である。
第4図において16はセラミック等の基板、17は個別
線、18は個別線17の複数個(本実施例では5個)に
対応したトランジスタ素子とベースリード18a1エミ
ツタリード18b1 コレクタリード18cとを有する
トランジスタアレイ、19は個別線17の一端に接続さ
れた発熱体、20は各トランジスタアレイ18から1個
ずつ選択されたベースリード18aを共通に接続する信
号線、21は各トランジスタアレイ18のエミツタリー
ド18bに接続する選択線、22は発熱体19の他端を
共通に接続する共通線である。
線、18は個別線17の複数個(本実施例では5個)に
対応したトランジスタ素子とベースリード18a1エミ
ツタリード18b1 コレクタリード18cとを有する
トランジスタアレイ、19は個別線17の一端に接続さ
れた発熱体、20は各トランジスタアレイ18から1個
ずつ選択されたベースリード18aを共通に接続する信
号線、21は各トランジスタアレイ18のエミツタリー
ド18bに接続する選択線、22は発熱体19の他端を
共通に接続する共通線である。
このようなサーマルヘッドは次のようにして作る。
まず、基板16上に発熱体19、個別線17、信号線2
0、選択線21、共通線22を蒸着ホトリソ技術で被着
形成する。
0、選択線21、共通線22を蒸着ホトリソ技術で被着
形成する。
その後発熱体19の保護膜(図示せず)と、トランジス
タアレイ18と信号線20、選択線21を絶縁するため
に絶縁層(図示せず)を形成する。
タアレイ18と信号線20、選択線21を絶縁するため
に絶縁層(図示せず)を形成する。
この絶縁層はトランジスタアレイ18上に形成するか、
または該当する部分の信号線20、選択線21を被覆す
ればよい。
または該当する部分の信号線20、選択線21を被覆す
ればよい。
また信号線20および選択線21と対向する部分が絶縁
されているトランジスタアレイを用いればこの絶縁層は
形成しなくてもよい。
されているトランジスタアレイを用いればこの絶縁層は
形成しなくてもよい。
次にトランジスタアレイ18はそのリード18a,18
b,18cの一方の面が基板16に対向するように配置
され、リード18a .18bおよび18cをそれぞれ
対応する信号線20、選択線21および個別線17と熱
圧着で接続する。
b,18cの一方の面が基板16に対向するように配置
され、リード18a .18bおよび18cをそれぞれ
対応する信号線20、選択線21および個別線17と熱
圧着で接続する。
トランジスタアレイ18はモノリシツクとして複数個の
トランジスタ素子が同一の基板に形成されていて、かつ
、コレクタリード18cとベニスリード18aが直角に
配置されている。
トランジスタ素子が同一の基板に形成されていて、かつ
、コレクタリード18cとベニスリード18aが直角に
配置されている。
従って、従来のように絶縁層を介して多層配線をするこ
となく、トランジスタアレイの熱圧着のみで極めて容易
に接続することができる。
となく、トランジスタアレイの熱圧着のみで極めて容易
に接続することができる。
また、信号線20は微少電流しか流れないため細?ても
よく、選択線21と共通線22のみを太くすればよいた
め、パターン設計が非常に容易になる。
よく、選択線21と共通線22のみを太くすればよいた
め、パターン設計が非常に容易になる。
このような構成のサーマルヘッドは、次のようにして駆
動される。
動される。
まず選択線21の所望の電極、例えば21,を選択して
電気的に閉成し他の電極21〜214を開放とする。
電気的に閉成し他の電極21〜214を開放とする。
そして共通線22に電圧を印加し、信号線20に選択的
に信号を入れると選択線211に接続された発熱体19
に感熱紙(図示せず)を近接あるいは接触させることに
よって感熱紙に記録を行なうことができる。
に信号を入れると選択線211に接続された発熱体19
に感熱紙(図示せず)を近接あるいは接触させることに
よって感熱紙に記録を行なうことができる。
このようにして選択線21、に接続された発熱体による
記録が終了すると次に選択線21を電気的に閉成し、同
様に共通線22に電圧を印加して信号線20に選択的に
信号を入れて選択線212に接続された発熱体を発熱さ
せ、以下順次選択線213,214を電気的に閉成して
一連の記録を行なう。
記録が終了すると次に選択線21を電気的に閉成し、同
様に共通線22に電圧を印加して信号線20に選択的に
信号を入れて選択線212に接続された発熱体を発熱さ
せ、以下順次選択線213,214を電気的に閉成して
一連の記録を行なう。
尚トランジスタアレイ18のエミツタリード18bとコ
レクタリード18cが入れ換わっても同様の効果が得ら
れる。
レクタリード18cが入れ換わっても同様の効果が得ら
れる。
第5a図は、第3図におけるダイオードアレイ10の平
面図を示し、第5b図はそのc−c’線に沿った断面図
を示したものである。
面図を示し、第5b図はそのc−c’線に沿った断面図
を示したものである。
第5a図及び第5b図において、10cはシリコンへ拡
散、ホトリソ技術によって形成されたダイオードであシ
、そのダイオード10cの2つの端子は各アルミニウム
などの金属からなるチップ配線導体10dを介して金或
は錫を主材としたチップ端子10fに接続される。
散、ホトリソ技術によって形成されたダイオードであシ
、そのダイオード10cの2つの端子は各アルミニウム
などの金属からなるチップ配線導体10dを介して金或
は錫を主材としたチップ端子10fに接続される。
一方、銅を基材とし表面に錫メッキを施したリード端子
10a,10bはリード端子支持体10gに支持されて
おシ、チップ電極10fと熱圧着によって接続され、ダ
イオード10cと一体化されている。
10a,10bはリード端子支持体10gに支持されて
おシ、チップ電極10fと熱圧着によって接続され、ダ
イオード10cと一体化されている。
10eはチップ配線導体10d1リード端子10a,1
0bがダイオード10c以外の不要の領域と接触しない
ための二酸化シリコンなどからなる絶縁層である。
0bがダイオード10c以外の不要の領域と接触しない
ための二酸化シリコンなどからなる絶縁層である。
また、ダイード10cと他のダイオードとの間は接合分
離、誘電体分離などの技術によって電気的に分離されて
いる。
離、誘電体分離などの技術によって電気的に分離されて
いる。
以上説明したように本発明によれば、製造工程が簡略化
され、かつ小型化されたサーマルヘッドの選択回路が実
現でき、その効果は大きい。
され、かつ小型化されたサーマルヘッドの選択回路が実
現でき、その効果は大きい。
第1図は従来のサーマルヘッドの選択回路をサーマルヘ
ッドに実施した場合の一実施例を示す平面図、第2図は
本発明をサーマルヘッドに実施した場合の一実施例を示
す平面図、第3図は第2図の平面図のA−A’面におけ
る断面図、第4図は本発明をサーマルヘッドへ実施した
場合の他の第二の実施例の平面図、第5a図及び第5b
図は第3図におけるダイオードアレイの平面図と断面図
である。 8・・・・・・基板、9・・・・・・個別線、10・・
・・・・ダイオードアレイ、11・・・・・・発熱体、
12・・・・・・信号線、13・・・・・・絶縁層、1
4・・・・・・選択線、15・・・・・・保護膜、16
・・・・・・基板、17・・・・・・個別線、18・・
・・・・トランジスタアレイ、19・・・・・・発熱体
、20・・・・・・信号線、21・・・・・・選択線、
22・・・・・・共通線。
ッドに実施した場合の一実施例を示す平面図、第2図は
本発明をサーマルヘッドに実施した場合の一実施例を示
す平面図、第3図は第2図の平面図のA−A’面におけ
る断面図、第4図は本発明をサーマルヘッドへ実施した
場合の他の第二の実施例の平面図、第5a図及び第5b
図は第3図におけるダイオードアレイの平面図と断面図
である。 8・・・・・・基板、9・・・・・・個別線、10・・
・・・・ダイオードアレイ、11・・・・・・発熱体、
12・・・・・・信号線、13・・・・・・絶縁層、1
4・・・・・・選択線、15・・・・・・保護膜、16
・・・・・・基板、17・・・・・・個別線、18・・
・・・・トランジスタアレイ、19・・・・・・発熱体
、20・・・・・・信号線、21・・・・・・選択線、
22・・・・・・共通線。
Claims (1)
- 1 複数の群に分けられ且つ各群毎に一端から他端に向
けて扇状をなして同一平面に配置された多数の第1配線
9であって、一端が一直線状に揃えられ且つ他端が各発
熱体11へ接続されたものと前記第1配線9の前記一端
がなす直線からある距離を置いてその直線と平行に且つ
前記平面と同一平面に配置された複数の平行な第2配線
12と、一定個数のトランジスタもしくはダイオードの
素子が怪載され且つ各素子の第1リード線10bが第1
側端から導出され、しかも各素子の第2リード線10a
が当該第1側端に直交する方向の第2側端から導出され
る複数の素子アレイ10とを備え、前記各素子アレイ1
0の第1側端を前記第1配線9の各群の前記第1端と対
応させ且つ前記各素子アレイ10の第2側端を前記第2
配線12と対応させて前記各素子アレイ10を前記第2
配線12上に搭載させ且つ前記各第1リード線10bが
夫々に対応する第1配線9に重ねあわせて接続され、し
かも前記各第2リード線10aが夫々に対応する第2配
線12に重ね合わ羞れて接続されていることを特徴とし
たサーマルヘッドの選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49032636A JPS585787B2 (ja) | 1974-03-25 | 1974-03-25 | サ−マルヘッドの選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49032636A JPS585787B2 (ja) | 1974-03-25 | 1974-03-25 | サ−マルヘッドの選択回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50126433A JPS50126433A (ja) | 1975-10-04 |
| JPS585787B2 true JPS585787B2 (ja) | 1983-02-01 |
Family
ID=12364331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49032636A Expired JPS585787B2 (ja) | 1974-03-25 | 1974-03-25 | サ−マルヘッドの選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585787B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS579877Y2 (ja) * | 1971-05-20 | 1982-02-25 | ||
| JPS5212040Y2 (ja) * | 1972-04-11 | 1977-03-16 | ||
| JPS5221059B2 (ja) * | 1972-04-22 | 1977-06-08 | ||
| JPS49105132U (ja) * | 1972-12-19 | 1974-09-09 |
-
1974
- 1974-03-25 JP JP49032636A patent/JPS585787B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50126433A (ja) | 1975-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW511193B (en) | Inner circuit structure of array type bonding pad chip and its manufacturing method | |
| JP3476612B2 (ja) | 半導体装置 | |
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| JPH05243305A (ja) | 電子回路装置 | |
| US3604989A (en) | Structure for rigidly mounting a semiconductor chip on a lead-out base plate | |
| JPS585787B2 (ja) | サ−マルヘッドの選択回路 | |
| JPS5851831B2 (ja) | サ−マルヘッド装置 | |
| JP3036256B2 (ja) | 半導体装置 | |
| JPS61104868A (ja) | 感熱記録ヘツド | |
| JPS5851830B2 (ja) | サ−マルヘツド | |
| JP2982182B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| JPS6225067A (ja) | サ−マルヘツドの電極形成方法 | |
| JP2747260B2 (ja) | セラミック複合リードフレーム及びそれを用いた半導体 装置 | |
| JPS5845974A (ja) | サ−マルヘツド | |
| JPS6115587B2 (ja) | ||
| JP2944295B2 (ja) | 半導体集積回路装置 | |
| JP2822996B2 (ja) | 半導体装置 | |
| JPH0661404A (ja) | 半導体装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPH0414503B2 (ja) | ||
| JPS61194852A (ja) | 半導体装置 | |
| JPS59208750A (ja) | 半導体装置の配線構造 | |
| JPH07111306A (ja) | 半導体装置 | |
| JPS5823469A (ja) | 複合パワ−トランジスタ |