JPS5862908A - 電圧電流変換回路 - Google Patents
電圧電流変換回路Info
- Publication number
- JPS5862908A JPS5862908A JP56161695A JP16169581A JPS5862908A JP S5862908 A JPS5862908 A JP S5862908A JP 56161695 A JP56161695 A JP 56161695A JP 16169581 A JP16169581 A JP 16169581A JP S5862908 A JPS5862908 A JP S5862908A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input
- common
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は入力電圧をそれに応じた出力電流に変換する電
圧電流変換回路の改良に関する。
圧電流変換回路の改良に関する。
新株電圧電流変換回路として、第１図に示す如き、入力
端Ａと、出力端Ｂと、それ等入力端Ａ及び出力端Ｂに対
して共通な共通端Ｃとを有するカレントミラー回路Ｍを
有し、而してそのカレントミラー回路Ｍの入力端ム及び
共通端Ｃ間に入力抵抗ＲＯを通じて入力電圧源８がＩＩ
！続され、又カレントミラー回路Ｍ゛の出力端Ｂ及び共
通端Ｃ間に負荷りを通じてｉｔ源Ｅが接続されてなる構
成のものが提案されている。
端Ａと、出力端Ｂと、それ等入力端Ａ及び出力端Ｂに対
して共通な共通端Ｃとを有するカレントミラー回路Ｍを
有し、而してそのカレントミラー回路Ｍの入力端ム及び
共通端Ｃ間に入力抵抗ＲＯを通じて入力電圧源８がＩＩ
！続され、又カレントミラー回路Ｍ゛の出力端Ｂ及び共
通端Ｃ間に負荷りを通じてｉｔ源Ｅが接続されてなる構
成のものが提案されている。
所で斯る電圧電流変換回路は、その入力電圧源８より得
られる入力電圧（これをＶとする）に基き、入力抵抗３
０．及びカレントミラー回路Ｍの入力端ム及び共通端Ｃ
を通って、カレントミラー回路Ｍ内に電流（゛これをＩ
、 とする）が流れ、これにより電源Ｂより負荷Ｌ１
及びカレントミラー回路Ｍの出力端Ｂ及び共通端Ｃを通
ってカレン）ｆラー回路Ｍ内に電流が出力電流（これを
Ｉｏ とする）として流れるという機構で、入力電圧Ｖ
を電流に応じた出力電流Ｉ０に変換するものであるが、
カレントよラー回路Ｍとして次の構成を有するものが提
案されているＯ 即ち、第２図に示す如（、入力端ム及び共通端Ｃ間に、
ＮＰＮＩｉのパイポー２トランジスタＱ１が、そのコレ
クタを、ベースをコレクタに接続せるＮＰＮｆｉのバイ
ポー、クトランジスタ：：１１ Ｑ１′のエイツターコレクメを介して入力端ムに、エミ
ッタを直接共通端ＣＶ−接続せる態様を以って接続され
、又出力端Ｂ及び共通端Ｃ間に、ＮＰＮｆｉのバイポー
ラトランジスタＱ２が、そのコレクタを直接出力端Ｂに
、エミッタを、ベースをコレクタに接続せるＮＰＮ型の
バイポーラトランジスタＱ ２ ／を介しｔ共通端Ｃに
接続せる態様を以って接続され、而してトランジスタＱ
１のベースがトランジスタＱ２のエミッタに、トランジ
スタＱ２のベースが入力端Ａに接続され、依って入力両
人及び共通端Ｃを通る電ｆＬＩｉ ）一部カ）ランジ
スタＱ２のベース−エミッタートランジスタＱ１のベー
ス−エミッタを通って流れることにより、トランジスタ
Ｑ１及びＱ２が制御されて、電流Ｉ、 ６１． ）ラン
ジスＪＩＱ１’ （そのベース及びコレクタが互に接
続すしているのでダイオードとして作用する）を通って
流れ且トランジスタＱ１をそのコレクターエミッタを通
って流れ、又出力電流Ｉ０がトランジスタＱ２をそのコ
レクターエミッタを通って流れ且トランジスタＱ２′（
そのベース及びコレクタが互に接続されているのでダイ
オードとして作用する）を通って流れる様に構成された
ものが提案されている。
られる入力電圧（これをＶとする）に基き、入力抵抗３
０．及びカレントミラー回路Ｍの入力端ム及び共通端Ｃ
を通って、カレントミラー回路Ｍ内に電流（゛これをＩ
、 とする）が流れ、これにより電源Ｂより負荷Ｌ１
及びカレントミラー回路Ｍの出力端Ｂ及び共通端Ｃを通
ってカレン）ｆラー回路Ｍ内に電流が出力電流（これを
Ｉｏ とする）として流れるという機構で、入力電圧Ｖ
を電流に応じた出力電流Ｉ０に変換するものであるが、
カレントよラー回路Ｍとして次の構成を有するものが提
案されているＯ 即ち、第２図に示す如（、入力端ム及び共通端Ｃ間に、
ＮＰＮＩｉのパイポー２トランジスタＱ１が、そのコレ
クタを、ベースをコレクタに接続せるＮＰＮｆｉのバイ
ポー、クトランジスタ：：１１ Ｑ１′のエイツターコレクメを介して入力端ムに、エミ
ッタを直接共通端ＣＶ−接続せる態様を以って接続され
、又出力端Ｂ及び共通端Ｃ間に、ＮＰＮｆｉのバイポー
ラトランジスタＱ２が、そのコレクタを直接出力端Ｂに
、エミッタを、ベースをコレクタに接続せるＮＰＮ型の
バイポーラトランジスタＱ ２ ／を介しｔ共通端Ｃに
接続せる態様を以って接続され、而してトランジスタＱ
１のベースがトランジスタＱ２のエミッタに、トランジ
スタＱ２のベースが入力端Ａに接続され、依って入力両
人及び共通端Ｃを通る電ｆＬＩｉ ）一部カ）ランジ
スタＱ２のベース−エミッタートランジスタＱ１のベー
ス−エミッタを通って流れることにより、トランジスタ
Ｑ１及びＱ２が制御されて、電流Ｉ、 ６１． ）ラン
ジスＪＩＱ１’ （そのベース及びコレクタが互に接
続すしているのでダイオードとして作用する）を通って
流れ且トランジスタＱ１をそのコレクターエミッタを通
って流れ、又出力電流Ｉ０がトランジスタＱ２をそのコ
レクターエミッタを通って流れ且トランジスタＱ２′（
そのベース及びコレクタが互に接続されているのでダイ
オードとして作用する）を通って流れる様に構成された
ものが提案されている。
又電圧電流変換回路として、第Ｓ図に示す如き、第１図
にて上述せる構成に於て、そのカレントさラー回路Ｍが
入力端Ａ１出力端Ｂ及び共通端Ｃの外電源磯統端りを有
し、而してそれが電源Ｅの共通端Ｃに接続せる儒とに反
対側の端に接続され−ていることを除いては第３図の場
合と同様の構成のものも提案されている。
にて上述せる構成に於て、そのカレントさラー回路Ｍが
入力端Ａ１出力端Ｂ及び共通端Ｃの外電源磯統端りを有
し、而してそれが電源Ｅの共通端Ｃに接続せる儒とに反
対側の端に接続され−ていることを除いては第３図の場
合と同様の構成のものも提案されている。
所で斯る電圧電流変換回路は、第１図にて上述せる電圧
電流変換回路と同様の機構で、第１図の場合−と同様に
入力電圧Ｖをそれに応じた出力電流ｌ。に変換するもの
であるが、カレン）窒う−−路Ｍとして次の構成を有す
るものが提案されている。
電流変換回路と同様の機構で、第１図の場合−と同様に
入力電圧Ｖをそれに応じた出力電流ｌ。に変換するもの
であるが、カレン）窒う−−路Ｍとして次の構成を有す
るものが提案されている。
即ち１８４図に示す如く、入力端Ａ及び共通端Ｃ間に、
第２１１の場合と岡一様のトランジスタＱ１が、そのコ
レクタ及びエミッタを夫々直接的に入力端ム及び共通端
Ｃに接続せる態様を以ってＩＩ絖され、又出力端Ｂ及び
共通端Ｃ間に１１Ｉ２図の場合と同様のトランジスタＱ
２が、そのコレクタ及びエミッタを夫々直接的に出力端
Ｂ及び共通端Ｃに接続せる態様を以って接続され、一方
ベース及びコレクタを夫々入カ端ム及び電源接続端りに
、エミッタをトランジスタＱ１及びＱｌのベースに接続
せるＮＰＮ＠のバイポーラトランジスタＱ６を有し、而
して入力端Ａ及び共通端Ｃを通る電ｆｉＩ急の一部が、
トランジスタＱ６及びＱｌ；及びトランジスタＱ６及び
Ｑｌのベース−エミッタに夫々通って流れることにより
、トランジスタＱ１及びＱｌが制御されて、電流Ｉ、及
びＩｏが夫々トランジスタＱ１及びＱｌをそれ等のコレ
クタ及びエミッタを通って流れる様に構成されたものが
提案されている。
第２１１の場合と岡一様のトランジスタＱ１が、そのコ
レクタ及びエミッタを夫々直接的に入力端ム及び共通端
Ｃに接続せる態様を以ってＩＩ絖され、又出力端Ｂ及び
共通端Ｃ間に１１Ｉ２図の場合と同様のトランジスタＱ
２が、そのコレクタ及びエミッタを夫々直接的に出力端
Ｂ及び共通端Ｃに接続せる態様を以って接続され、一方
ベース及びコレクタを夫々入カ端ム及び電源接続端りに
、エミッタをトランジスタＱ１及びＱｌのベースに接続
せるＮＰＮ＠のバイポーラトランジスタＱ６を有し、而
して入力端Ａ及び共通端Ｃを通る電ｆｉＩ急の一部が、
トランジスタＱ６及びＱｌ；及びトランジスタＱ６及び
Ｑｌのベース−エミッタに夫々通って流れることにより
、トランジスタＱ１及びＱｌが制御されて、電流Ｉ、及
びＩｏが夫々トランジスタＱ１及びＱｌをそれ等のコレ
クタ及びエミッタを通って流れる様に構成されたものが
提案されている。
又カレントミラー回路Ｍとして、第５図に示す如く、第
４図にて上述せる構成に於て、そのトランジスタＱ１及
びＱｌのエミッタと共通端Ｃとの間に夫々抵抗Ｒ１及び
襄′２：が介挿されてなる事を除いては、第４図の場合
と同様の構成のものも提案されている。
４図にて上述せる構成に於て、そのトランジスタＱ１及
びＱｌのエミッタと共通端Ｃとの間に夫々抵抗Ｒ１及び
襄′２：が介挿されてなる事を除いては、第４図の場合
と同様の構成のものも提案されている。
更にカレントミラー回路Ｍとして、第６図に示す如く、
第５図にて上述せる構成に於て、そのトランジスｆｉＱ
ｌ、が、ＮＰＮ型のバイポーラトランジスタＱ７及びＱ
Ｂがダーリントン型に接続されてなる構成に置換されて
なる事を除いては第５図の場合と同様の構成のものも提
案されている。
第５図にて上述せる構成に於て、そのトランジスｆｉＱ
ｌ、が、ＮＰＮ型のバイポーラトランジスタＱ７及びＱ
Ｂがダーリントン型に接続されてなる構成に置換されて
なる事を除いては第５図の場合と同様の構成のものも提
案されている。
然し乍ら、第１図にて上述せる電圧電流変換回路に於て
、その力Ｖ：／）ｉツー回路量として＃Ｉ２図にて上述
せる構成を有するものが使用されている場合、及び第５
図にて上述せる電圧電流変換回路に於て、そのカレント
ミラー回路Ｍとして第４図、第５図及び第６図にて上述
せる構成を有するものが使用されている場合、入力４圧
■と出力電流Ｉ０とは、次式の関係を有するものである
。
、その力Ｖ：／）ｉツー回路量として＃Ｉ２図にて上述
せる構成を有するものが使用されている場合、及び第５
図にて上述せる電圧電流変換回路に於て、そのカレント
ミラー回路Ｍとして第４図、第５図及び第６図にて上述
せる構成を有するものが使用されている場合、入力４圧
■と出力電流Ｉ０とは、次式の関係を有するものである
。
但しく１１式に於ける■、は、カレントミラー回路Ｍが
第２・図の構成を有する場合、トランジスタＱ１及びＱ
ｌのベース−エミッタ間電圧を夫々■１．．及びＶＩｍ
２とするとき、それ等の和の値を有し、従ってＶ□、
ｍ Ｖ□２＝＝■□とす−るきき、Ｖ、≧２■□ の１
直を有する。又力レシ）ミラー回路Ｍが第４図及び第５
図の構成を有する場合、■１１１１１ ” ■１１１２
” ｖＢＮ トＬ’、又）９ｙジｘ／Ｑ６のベース−
エミッタ間電圧■□６ をＶＩｍとするとき％ ｖ５
”’ ２■ＢＥ の値を有するものである。
第２・図の構成を有する場合、トランジスタＱ１及びＱ
ｌのベース−エミッタ間電圧を夫々■１．．及びＶＩｍ
２とするとき、それ等の和の値を有し、従ってＶ□、
ｍ Ｖ□２＝＝■□とす−るきき、Ｖ、≧２■□ の１
直を有する。又力レシ）ミラー回路Ｍが第４図及び第５
図の構成を有する場合、■１１１１１ ” ■１１１２
” ｖＢＮ トＬ’、又）９ｙジｘ／Ｑ６のベース−
エミッタ間電圧■□６ をＶＩｍとするとき％ ｖ５
”’ ２■ＢＥ の値を有するものである。
更にカレントミラー回路Ｍが第６図の＃成を有する場合
、トランジスタＱ７及びＱＢのベース−エミッタ間電圧
■□７及びＶｒｇｓとし、それ等をｖＢＩｉ１及びＶ□
２と共にｖＢＩとするとき、Ｖ、 ＝ Ｓ Ｖ□の値を
有するものである。又ｔは、カレントミラー回路Ｍが第
２図及び第４図の構成を有する場合、入力抵抗ＲＯの抵
抗ｒｏとするとき、ｒ＝＝ｒｏの値を有し、又カレント
ミラー回路Ｍが第５図及び第６図の構成を有する場合、
抵抗Ｒ１及びＲ２の値を夫々ｒ１及びｒ２とし、モして
ｒ、３ｒ２：＝ｒ′ とするときｆ ｍ ｇ’の値を
有するものである。
、トランジスタＱ７及びＱＢのベース−エミッタ間電圧
■□７及びＶｒｇｓとし、それ等をｖＢＩｉ１及びＶ□
２と共にｖＢＩとするとき、Ｖ、 ＝ Ｓ Ｖ□の値を
有するものである。又ｔは、カレントミラー回路Ｍが第
２図及び第４図の構成を有する場合、入力抵抗ＲＯの抵
抗ｒｏとするとき、ｒ＝＝ｒｏの値を有し、又カレント
ミラー回路Ｍが第５図及び第６図の構成を有する場合、
抵抗Ｒ１及びＲ２の値を夫々ｒ１及びｒ２とし、モして
ｒ、３ｒ２：＝ｒ′ とするときｆ ｍ ｇ’の値を
有するものである。
従って第１図の電圧電流変換回路に於てそのカレントミ
ラー回路Ｍとして第２図にて上述せる構成を有するもの
が使用されている場合、及び１１５図の電圧“−流変換
回路に於てそのカレントミラー回路Ｍとして第４図、第
５図及び第６図にて上述せる構成を有するものが使用さ
れている場合、入力電圧■に対する出力電流°Ｉｏの関
係が、第７図の入力電圧ｖ対出力電流Ｉ０特性でみて点
線図示の如く電圧ｖｓ によるオフセット１圧を有す
るものとして得られる如く、−５・Ｎ分の誤差を伴い、
従って出力電流Ｉ０が正しく入力直圧■に比例せる高精
度のものとして得られないものである。
ラー回路Ｍとして第２図にて上述せる構成を有するもの
が使用されている場合、及び１１５図の電圧“−流変換
回路に於てそのカレントミラー回路Ｍとして第４図、第
５図及び第６図にて上述せる構成を有するものが使用さ
れている場合、入力電圧■に対する出力電流°Ｉｏの関
係が、第７図の入力電圧ｖ対出力電流Ｉ０特性でみて点
線図示の如く電圧ｖｓ によるオフセット１圧を有す
るものとして得られる如く、−５・Ｎ分の誤差を伴い、
従って出力電流Ｉ０が正しく入力直圧■に比例せる高精
度のものとして得られないものである。
依って不発明は、上述せる欠点のない新規な電圧電流変
換回路を提案せんとするもので以下詳述する所より明ら
かとなるであろう。
換回路を提案せんとするもので以下詳述する所より明ら
かとなるであろう。
本発明による゛−圧シ流変換回路の一例は、第１図にて
上述せる構成に於て、そのカレントミラー回路Ｍとして
、第２図にて上述せる構成に代え、縞８図に示す如く、
第２図にて上述せる構成に於て、その出力ｊｉｉｉｉＢ
と共通端Ｃとの間に、ＮＰＮＩＩのバイポーラトランジ
スタＱ５と抵抗Ｒ５のトランジスタＱ５のエミッタを抵
抗Ｒ５の一端に接続せる態様の直列回路１１カＳ、その
トランジスタＱ５のコレクタを出力端Ｂに、抵抗Ｂ−３
の他端を共通端Ｃに接続せる態様を以って接続され、而
してそのトランジスタＱ５がそのベースをして入力端ム
に接続されて、電流Ｉ。
上述せる構成に於て、そのカレントミラー回路Ｍとして
、第２図にて上述せる構成に代え、縞８図に示す如く、
第２図にて上述せる構成に於て、その出力ｊｉｉｉｉＢ
と共通端Ｃとの間に、ＮＰＮＩＩのバイポーラトランジ
スタＱ５と抵抗Ｒ５のトランジスタＱ５のエミッタを抵
抗Ｒ５の一端に接続せる態様の直列回路１１カＳ、その
トランジスタＱ５のコレクタを出力端Ｂに、抵抗Ｂ−３
の他端を共通端Ｃに接続せる態様を以って接続され、而
してそのトランジスタＱ５がそのベースをして入力端ム
に接続されて、電流Ｉ。
の一部によって制御される様になされていることを除い
ては、第２図ｅ４合と同様の構成のものが使用されてい
るものである。
ては、第２図ｅ４合と同様の構成のものが使用されてい
るものである。
又本発明による電圧電流回路の他の例は、第２図にて上
述せる構成に於て、そのカレントミラー回路Ｍとして、
第４図にて上述せる構成に代え、第９図に示す如＜、７
１４図の構成に於て、第８図にて上述せると同様のトラ
ンジスタＱ５及び抵抗Ｂ５の直列回路Ｈが、第８図の場
合と同様に出力端Ｂ及び共通端Ｃ−６゜接続され、而し
てそのトランジスタＱ５がそのベースをして入力端ムに
接続されて、電流Ｉｉの一部によって制御される様にな
されていることを除む１て壷１第４図の場合と同様の構
成のものが使用されている−のである。
述せる構成に於て、そのカレントミラー回路Ｍとして、
第４図にて上述せる構成に代え、第９図に示す如＜、７
１４図の構成に於て、第８図にて上述せると同様のトラ
ンジスタＱ５及び抵抗Ｂ５の直列回路Ｈが、第８図の場
合と同様に出力端Ｂ及び共通端Ｃ−６゜接続され、而し
てそのトランジスタＱ５がそのベースをして入力端ムに
接続されて、電流Ｉｉの一部によって制御される様にな
されていることを除む１て壷１第４図の場合と同様の構
成のものが使用されている−のである。
更に本発明による電圧電流変換回路の他の例は、第５図
にて上述せる構成に於て、そのカレントミラー回路Ｍと
して、第５図にて上述せる構成に代え、第１０図に示す
如く、第５図の構成に於て、出°力端ＢとトランジスＪ
Ｑ１及び抵抗ル１の接続中点との間に、第８ＷＪにて前
述せる直列回路Ｈ１−じたＰＮＰｆｉのバイポーラトラ
ンジスタＱ４と抵抗Ｒ４との直列回路Ｈ１がそのトラン
ジスタＱ４を出力＠Ｂ側として接続され、又出力端Ｂと
トランジスタＱ２及び抵抗ａ２の接続中点との間に、直
列回路Ｈ１に準じたトランジスタＱ５と抵抗Ｒ５との直
列回路ｎ２が、そのトランジスＪＱ５を出力端Ｂ側とし
て接続され、而してトランジスタＱ４及びＱ５が、それ
等のムースをして入力両人に接続されて、電流ｔｌの一
部によって制御される様になされていることを除いては
、嬉５図の場合と同様の構成のもの、又は第６図にて上
述せる 。
にて上述せる構成に於て、そのカレントミラー回路Ｍと
して、第５図にて上述せる構成に代え、第１０図に示す
如く、第５図の構成に於て、出°力端ＢとトランジスＪ
Ｑ１及び抵抗ル１の接続中点との間に、第８ＷＪにて前
述せる直列回路Ｈ１−じたＰＮＰｆｉのバイポーラトラ
ンジスタＱ４と抵抗Ｒ４との直列回路Ｈ１がそのトラン
ジスタＱ４を出力＠Ｂ側として接続され、又出力端Ｂと
トランジスタＱ２及び抵抗ａ２の接続中点との間に、直
列回路Ｈ１に準じたトランジスタＱ５と抵抗Ｒ５との直
列回路ｎ２が、そのトランジスＪＱ５を出力端Ｂ側とし
て接続され、而してトランジスタＱ４及びＱ５が、それ
等のムースをして入力両人に接続されて、電流ｔｌの一
部によって制御される様になされていることを除いては
、嬉５図の場合と同様の構成のもの、又は第６図にて上
述せる 。
構成に代え、第１１図に示す如く、第６図の構成に於て
、第１０図の場合と同様の直列回路Ｈ１及びＨ２が第１
０図の場合と同様に接続され、而してトランジスタＱ４
及びＱ５がそれ等のベースをしてトランジスタＱ８のベ
ースに後続されて、電流Ｉｉの一部によって制御される
様になされていることを除いては、第６図の場合と同様
の構成のものが使用されているものである。
、第１０図の場合と同様の直列回路Ｈ１及びＨ２が第１
０図の場合と同様に接続され、而してトランジスタＱ４
及びＱ５がそれ等のベースをしてトランジスタＱ８のベ
ースに後続されて、電流Ｉｉの一部によって制御される
様になされていることを除いては、第６図の場合と同様
の構成のものが使用されているものである。
／
以上にて本発明による電圧電纜変換回路の夾―例が明ら
かとなったが、それ等が上述せる事項を除いては、第１
図〜第６図にて上述せる場合と同様であるので、詳細説
明はこれを省略するも、第１図及びＭ２Ｂ５の構成に於
て、カレントミラー回路Ｍとして、夫々第８図及び第９
図に示す構成のものを使用する場合、トランジスターＱ
２のコレクタ電流Ｉ２ は、トランジスタ見６のベー
ス−エミッタ間電圧をＶＢＢＳ ””Ｂ□とすれば、前
述せる（１１式に於て、そのＶ、を２■□ とした場合
の電流に等しく、又トランジスタＱ３のコレクタ電流ｌ
、は、抵抗Ｒ３の値をｒ５ とすれはＶＢＩ ／ ｒ
Ｈで表わされ、従ってとなるものである。又第６鈎の構
成に於て、カレントミラー回路Ｍとして、第１ （ＩＩ
及び第１１回路Ｒ１及゛びＲ２が、第９図の構成に於け
る直列回路Ｈが２分割されてなる構成を有するので、１
抵抗Ｒ４及びＲ５の値を夫々ｒ４及びｒ５とし、而して
ｒｌ ：ｒ２−１ ：１７Ｎ、ンｆ、＋１７．． ＝
’、７γ％ ｈ （５＝ ｆ ＊％なる関係とすれば
、上述せる（２）式の関係が得られるもの゛である。
かとなったが、それ等が上述せる事項を除いては、第１
図〜第６図にて上述せる場合と同様であるので、詳細説
明はこれを省略するも、第１図及びＭ２Ｂ５の構成に於
て、カレントミラー回路Ｍとして、夫々第８図及び第９
図に示す構成のものを使用する場合、トランジスターＱ
２のコレクタ電流Ｉ２ は、トランジスタ見６のベー
ス−エミッタ間電圧をＶＢＢＳ ””Ｂ□とすれば、前
述せる（１１式に於て、そのＶ、を２■□ とした場合
の電流に等しく、又トランジスタＱ３のコレクタ電流ｌ
、は、抵抗Ｒ３の値をｒ５ とすれはＶＢＩ ／ ｒ
Ｈで表わされ、従ってとなるものである。又第６鈎の構
成に於て、カレントミラー回路Ｍとして、第１ （ＩＩ
及び第１１回路Ｒ１及゛びＲ２が、第９図の構成に於け
る直列回路Ｈが２分割されてなる構成を有するので、１
抵抗Ｒ４及びＲ５の値を夫々ｒ４及びｒ５とし、而して
ｒｌ ：ｒ２−１ ：１７Ｎ、ンｆ、＋１７．． ＝
’、７γ％ ｈ （５＝ ｆ ＊％なる関係とすれば
、上述せる（２）式の関係が得られるもの゛である。
依って本発明によれば、入力電圧Ｖに対する出力電流Ｉ
０ の関係が、第７図の入力電圧Ｖ時出力電ｆｔ、ｌｏ
特性でみて、実！１１！幽の如く、電圧ｖ８ によ
るオフセット電圧を有しないものとして得られる如く、
従来の如くにｔＩ４差を伴うことなしに、従って出力電
流が正しく入力電圧Ｖに比例せる高Ｎ度のものとして得
られるという大なる物像を有するものである。
０ の関係が、第７図の入力電圧Ｖ時出力電ｆｔ、ｌｏ
特性でみて、実！１１！幽の如く、電圧ｖ８ によ
るオフセット電圧を有しないものとして得られる如く、
従来の如くにｔＩ４差を伴うことなしに、従って出力電
流が正しく入力電圧Ｖに比例せる高Ｎ度のものとして得
られるという大なる物像を有するものである。
向上述に於ては本発明の偽かな例を示したにａｔす、本
発明の精神を脱することなしに棟々の変＃ｌ！変更をな
し得るであろう。′
発明の精神を脱することなしに棟々の変＃ｌ！変更をな
し得るであろう。′
第１図は１１Ｌ＊電圧食換回路の一例を示す系駄的接続
−１第２図はそ一社−く使用せる従来のカレント＜ラー
回路Ｍを示す接続図、ｓ ｓ ｒｉａｌ圧変換−路の他
の例を示す系統的拳続肉、第４図、第５図及びｍ６図は
それに使用せる。従来のカレントミラー回路Ｍを示す接
続図、１ｇ７図は入力電圧Ｖ対出力電流１０ の特性
−線図、第８図、第９図、ｔｌＩ、１０図及び第１１−
は本発明に使用するカレン）＜ラー回路Ｍの実施例を示
す接続−である。 出−人 日本電信電話会社 第１ 図 ＠２ＴＡ 第 二３ ｒ榊Ｉ 第４図 第；゛・ち目 第６図 第″′ｉ図 手続補正書 昭和５６年１０月−日 特許庁長官島田春樹 殿 ２・ 発明の名称 電圧電流変換回路３、 補正をす
る者 事件との関係特許出願人 ４、代理人 （１）明細書中、＃！６頁４行「の外電源接続端」とあ
るを「の外、電源接続端」と訂正する。 （２）仝、第６頁６行「絡３１」とあるを「Ｍ２図」と
訂正する。 （３） 仝、第８貫１４行「次式の関係」とあるを「
Ｎを増幅率とする場合、次式の関係」と訂正する。 とあるを る。 （５） 仝、第９頁１０行「電圧■□、」と奔るを「
を電圧ｖＩｌｌ ７Ｊと訂正する。 （６）仝、第９頁１４行「抵抗ｙｅＪとあるを「ａ仇ｒ
、の値」と訂正す番：。 （…式の右辺のｓｇ２項）」と訂正する。 （８）仝、第１１頁２行「几５の」とあるを「ル３との
、」と訂正する。 （９）仝、第１１頁１１〜１２行「第２図」とあるを「
第５図」と訂正するＯ ａ・ 仝、第１２頁９行「準じたＰＮＰ型」とあるを「
準じた、ＮＰＮ型」と訂正する。 Ｑｌｌ 仝、＠１４頁７〜１８行「トランジスタＱ２
の・−・・・・・・なるものである。」とあるを下記の
通り訂正する。 「トランジスタＱ２のコレクタｔＩＬｆｔ、１２ は、
前述せる…式に於て、そのｖ８ を２ｖ□ とした場
合の電流に等しく、又トランジスタＱ３のコレクタ電［
１ｓ は、トランジスタＱＳのベース−エミッタ間゛−
圧をＶＢＢＳ ” ■１１１！ とすれば、抵抗Ｒ，
（７］１鉦ヲｒ３ トＴればｖＢＩ！ｉ／ｒ、で表わ
され、従って出力・亀ＩＬ１゜は、（１２＋ １．）と
なり、依ってｒ、−一と予め−し置けば、 Ｎ となるものである。」 ａ２ 仝、縞１５頁８行「久方電圧Ｖ時」とあるを「
入力電圧ｖ対」と訂正する。 ０ 仝、第１５頁９行「実瞭図」とあるを「実−回示」
と訂正する。 以 上
−１第２図はそ一社−く使用せる従来のカレント＜ラー
回路Ｍを示す接続図、ｓ ｓ ｒｉａｌ圧変換−路の他
の例を示す系統的拳続肉、第４図、第５図及びｍ６図は
それに使用せる。従来のカレントミラー回路Ｍを示す接
続図、１ｇ７図は入力電圧Ｖ対出力電流１０ の特性
−線図、第８図、第９図、ｔｌＩ、１０図及び第１１−
は本発明に使用するカレン）＜ラー回路Ｍの実施例を示
す接続−である。 出−人 日本電信電話会社 第１ 図 ＠２ＴＡ 第 二３ ｒ榊Ｉ 第４図 第；゛・ち目 第６図 第″′ｉ図 手続補正書 昭和５６年１０月−日 特許庁長官島田春樹 殿 ２・ 発明の名称 電圧電流変換回路３、 補正をす
る者 事件との関係特許出願人 ４、代理人 （１）明細書中、＃！６頁４行「の外電源接続端」とあ
るを「の外、電源接続端」と訂正する。 （２）仝、第６頁６行「絡３１」とあるを「Ｍ２図」と
訂正する。 （３） 仝、第８貫１４行「次式の関係」とあるを「
Ｎを増幅率とする場合、次式の関係」と訂正する。 とあるを る。 （５） 仝、第９頁１０行「電圧■□、」と奔るを「
を電圧ｖＩｌｌ ７Ｊと訂正する。 （６）仝、第９頁１４行「抵抗ｙｅＪとあるを「ａ仇ｒ
、の値」と訂正す番：。 （…式の右辺のｓｇ２項）」と訂正する。 （８）仝、第１１頁２行「几５の」とあるを「ル３との
、」と訂正する。 （９）仝、第１１頁１１〜１２行「第２図」とあるを「
第５図」と訂正するＯ ａ・ 仝、第１２頁９行「準じたＰＮＰ型」とあるを「
準じた、ＮＰＮ型」と訂正する。 Ｑｌｌ 仝、＠１４頁７〜１８行「トランジスタＱ２
の・−・・・・・・なるものである。」とあるを下記の
通り訂正する。 「トランジスタＱ２のコレクタｔＩＬｆｔ、１２ は、
前述せる…式に於て、そのｖ８ を２ｖ□ とした場
合の電流に等しく、又トランジスタＱ３のコレクタ電［
１ｓ は、トランジスタＱＳのベース−エミッタ間゛−
圧をＶＢＢＳ ” ■１１１！ とすれば、抵抗Ｒ，
（７］１鉦ヲｒ３ トＴればｖＢＩ！ｉ／ｒ、で表わ
され、従って出力・亀ＩＬ１゜は、（１２＋ １．）と
なり、依ってｒ、−一と予め−し置けば、 Ｎ となるものである。」 ａ２ 仝、縞１５頁８行「久方電圧Ｖ時」とあるを「
入力電圧ｖ対」と訂正する。 ０ 仝、第１５頁９行「実瞭図」とあるを「実−回示」
と訂正する。 以 上
Claims (1)
- 【特許請求の範囲】 １、 入力端と、出力端と、上記入力端及び上−記出力
端に対して共通な共通端とを有し、上記入力端及び上記
共通端間に、上記入力端及び上記共通端を通る％流によ
って制御される第１のトランジスタが接続され、上記出
力端及び上記共通端間に、上記入力端及び上記共通端を
通るｔａ番こよって制御される第２のトランジスタが接
続されてなるカレントミラー回路を有し、諌カレントミ
ラー＠路の上記入力端及び上記共通端間に入力抵抗を過
じて入力端子源が接続され、上記カレントミラー＆ｇｌ
鮎の上記出力端及び上記共Ａｆｆｌ閑に負＃を逸じて電
源か接続されてなる電圧１１１ｔＩｔ変換回路番こ於て
、上記出力端と上記共通端との蘭に上記入力端を辿るＩ
ＩＬｔＩｔ、によって制御される第６のトランジスタと
第３の抵抗との朧夕ｔｉ１ｇｌ路が接続されてなる事を
性徴とする電圧電流変換−路。 ２ 入力端と、出力端と、上記入力端及び上記出力端に
対して共通な共通端とを有し、上記入力端及び上記共通
端間に、上記入力端及び上記共通端を通る電流によって
制御される第１のトランジスタと第１の抵抗との直列回
路が、当該第１の抵抗を上記共通端側として接続され、
上記出力端及び上記共通端間に、上記人力嘔及び上記共
通端を通る電流によって制御される第２のトランジスタ
と第２の抵抗との直列回路が、当該第２の抵抗を上記共
通端側として接続されてなるカレントミラー回路を有し
、該カレントミラー回路の上記入力端及び上記共通端間
に入力抵抗を通じて入力電圧源が桝絖され、上記カレン
トミラー回路の上記出力端及び上記共通端間に負荷を過
じて電源が接続されてなる電圧電流変換回路に於て、上
記出力端と上記第１のトランジスタ及び上記第１の抵抗
の接続中点との間に、上記入力端を通る電流によって制
御される第４のトランジスタと第４の抵抗との直列回路
が接続され、上記出力端と上記第２のトランジスタ及び
上記第２の抵抗の接続中点との間に、上記入力端を通る
電流によって制御される第５のトランジスタと第５の抵
抗との直列回路が接続されてなる事を特徴とする電圧電
流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161695A JPS5862908A (ja) | 1981-10-08 | 1981-10-08 | 電圧電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161695A JPS5862908A (ja) | 1981-10-08 | 1981-10-08 | 電圧電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5862908A true JPS5862908A (ja) | 1983-04-14 |
Family
ID=15740099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56161695A Pending JPS5862908A (ja) | 1981-10-08 | 1981-10-08 | 電圧電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5862908A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4612496A (en) * | 1984-10-01 | 1986-09-16 | Motorola, Inc. | Linear voltage-to-current converter |
| JP2009513059A (ja) * | 2005-10-20 | 2009-03-26 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | トランスコンダクタンス段の構成 |
-
1981
- 1981-10-08 JP JP56161695A patent/JPS5862908A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4612496A (en) * | 1984-10-01 | 1986-09-16 | Motorola, Inc. | Linear voltage-to-current converter |
| JP2009513059A (ja) * | 2005-10-20 | 2009-03-26 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | トランスコンダクタンス段の構成 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539491A (en) | Voltage/current conversion circuit | |
| GB1503951A (en) | Voltage-current converter | |
| US4723111A (en) | Amplifier arrangement | |
| US4475087A (en) | Voltage follower circuit | |
| JPS5862908A (ja) | 電圧電流変換回路 | |
| JPH04369105A (ja) | 増幅器 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH0145766B2 (ja) | ||
| JPH0799802B2 (ja) | レベルシフト回路 | |
| KR830001934B1 (ko) | 푸쉬풀(push-pull)형 증폭회로 | |
| JPH07112135B2 (ja) | 電流増幅回路 | |
| JPS59815Y2 (ja) | 電圧・電流変換回路 | |
| JPS5918368Y2 (ja) | 電力増幅回路等の電流検出回路 | |
| JPH04316203A (ja) | 電圧電流変換回路 | |
| JPH0677745A (ja) | 電圧電流変換回路 | |
| JPS6259926B2 (ja) | ||
| JPH0151207B2 (ja) | ||
| JP2776019B2 (ja) | 定電圧回路 | |
| JPS6133710Y2 (ja) | ||
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JP2000244258A (ja) | 増幅回路 | |
| JPH0140527B2 (ja) | ||
| JPS634704A (ja) | 出力回路 | |
| JPS6130766B2 (ja) |