JPS634704A - 出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＮＰＮトランジスタのエミッタとＰＮＰト
ランジスタのエミッタとを接続して、その接続点から出
力を取出す出力回路の改良に関するものである。

〔従来の技術〕

第２図は、ＮＰＮ　トランジスタのエミツタとＰＮＰト
ランジスタのエミッタとを接続して、その接続点を出力
端子とする従来の出力回路の一例を示しており、図にお
いて、７はこの回路の入力端子、８はこの回路の出力端
子であり、１はこの出力端子８にエミッタが接続された
ＮＰＮ　トランジスタ、２は上記出力端子８にエミッタ
が接続されたＰＮＰトランジスタ、３は上記入力端子７
から入力される入力信号を増幅するＮＰＮ　トランジス
タ、５．６はこのＮＰＮ　トランジスタ３の負荷となる
、コレクタ、ベー゛ス間が短絡されたＮＰＮ　トランジ
スタ、４は上記ＮＰＮトランジスタ３，５゜６に流れる
電流を決める定電流源である。

次に動作について説明する。入力端子７から入力された
信号はＮＰＮ　トランジスタ３で増幅され、この増幅さ
れた信号はＮＰＮ　Ｉ−ランジスタ１．　　ＰＮＰトラ
ンジスタ２のエミッタフォロア出力で出力端子８に出力
される。

〔発明が解決しようとする問題点〕

従来の出力回路は以上のように構成されており、無負荷
時の出力電流が、定電流源４とＮＰＮトランジスタ５．
６のベース・エミッタ間電圧（以下■。と称す）とＮＰ
Ｎ　トランジスタｌのＶｏとＰＮＰトランジスタ２の■
□とで決まる為、■。の製造ばらつきにより、トランジ
スタ１．２のペース間電圧とトランジスタ５のコレクタ
とトランジスタ６のエミッタ間電圧とに差が生じてしま
い、無負荷時の出力電流、即ちトランジスタ１．２の貫
通電流がばらついてしまうという欠点があり、また、各
トランジスタの■１の温度係数の差により無負荷時出力
電流が温度変動するという欠点があった。

この発明は上記のような問題点を解消するためになされ
たもので、無負荷時出力電流のばらつきが少なく、無負
荷時出力電流の温度依存性の少ない出力回路を得ること
を目的としている。

〔問題点を解決するための手段〕

この発明に係る出力回路は、エミッタを相互接続して出
力を構成したＮＰＮ　トランジスタとＰＮＰトランジス
タのベース端子間に抵抗を接続し、この抵抗に上記ＮＰ
Ｎ　トランジスタと同一構造のトランジスタのベース・
エミッタ間電圧値を上記抵抗と同じ抵抗値で割った値の
電流と上記ＰＮＰトランジスタと同一構造のトランジス
タのベース−エミッタ間電圧値を前記抵抗と同じ値抵抗
で割った値の電流の和を流すようにしたものである。

〔作用〕

に上記ＮＰＮ　トランジスタと 同一構造のトランジスタのベース・エミッタ間電圧値を
上記抵抗と同じ抵抗値で割った値の電流と上記ＰＮＰ　
ｌ−ランジスタと同一構造のトランジスタのベース・エ
ミッタ間電圧値を前記抵抗と同じ了で藝抗イｉ 噸雫拵で割った値の電流の和を流すから、出力を構成す
るエミッタを相互接続したＮＰＮ　ｌ−ランジンジスタ
の■１のばらつき、温度依存性を補正するような電圧が
発生し、無負荷時の出力電流が安定する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による出力回路を示す。図におい
て、ｌはＮＰＮ　トランジスタ、２はＰＮＰトランジス
タ、８は出力端子、１６は抵抗、１４．１５は電流源、
７は入力端子、３はＮＰＮトランジスタである。

ＮＰＮ　ｌ−ランジスタ１のコレクタを電源ＶＣＣに接
続し、エミッタをＰ　Ｎ　Ｐ　’トランジスタ２のエミ
ッタと接続し、その接続点を出力端子８とする。

ＰＮＰ　トランジスタ２のコレクタを最低電位の電ｒＸ
（第２の電源）Ｖｔｉに接地し、このＰＮＰ　トランジ
スタのベースは、ＮＰＮトランジスタ３のコレクタと接
続する。またこのＮＰＮ　トランジスタ３のエミッタは
上記最低電源■。に接続し、このＮＰＮトランジスタ３
のベースを、入力端子７とする。

Ｎ　Ｐ　Ｎ　トランジスタ１のベースは抵抗６を介して
ＰＮＰ　トランジスタ２のベースに接続されるとともに
このベースと第１の電源ＶＣＣ間には電流源１４．１５
が接続されている。そして、電流源１４には、ＮＰＮ　
トランジスタ１と同一構造のトランジスタのベース・エ
ミッタ間電圧値を抵抗６と同じ抵抗値で割った値の電流
を出力させ、電流源１５には、ＰＮＰ　トランジスタ２
と同一構造のトランジスタのベース・エミッタ間電圧値
を抵抗６と同じ抵抗値で割った値の電流を出力させる。

この２つの電流′ｔＸ１４及び１５は夫々異った温度依
存性を持つＮ　Ｐ　Ｎ　トランジスタおよびＰＮＰ次に
作用効果について説明する。

入力端子７から入力された信号を出力端子８に出力する
動作は、第２図の従来回路と同じである■１が補償され
る。

即ち、電流源１４は上述のようにＮＰＮ　トランジスタ
１と同一構造のトランジスタのベース・エミッタ間電圧
値を抵抗１６と同一抵抗値で割ったスタのベース・エミ
ッタ間電圧値を上記抵抗１６と同一抵抗値で割った値の
電流を流しうる能力を有しているので、この両型流源１
４．１５からの電流が流れる抵抗ｌの両端間にはトラン
ジスタ１゜２のベース・エミッタ間電圧の和に等しい電
圧が発生し、これはトランジスタ１．２のベース間電圧
に等しい電圧である。従って、出力アイドル電流（無負
荷時出力電流）を、ＮＰＮトランジスタ１、ＰＮＰトラ
ンジスタ２の■、のばらつき、温度依存性に関係な（−
定とすることができる。

なお上記実施例では、入力信号をエミッタ接地のＮＰＮ
　トランジスタにより増幅しているが、第３図のように
エミッタ接地のＰＮＰ　トランジスタ１３により増幅し
てもよい。

また第４図のようにＰＮＰ　トランジスタ１３のエミッ
タホロワより増幅してもよい。

また第５図のようにＮＰＮトランジスタ３のエミッタホ
ロワにより増幅してもよい。

また、上記実施例では、出力を構成するＮＰＮトランジ
スタ１のｖｌを補償する電流′ｔＪ、１４とＰＮＰＩ−
ランジスタ２の■１を補償する電流源１５を抵抗１６に
接続しているが、電流源１４と定電流ＳｔＳの和電流に
等しい電流を出力する１つの電流源を抵抗１６に接続し
てもよい。

〔発明の効果〕

以上のように、この発明によれば、ＮＰＮトランジスタ
とＰ　Ｎ　Ｐ　トランジスタのエミッタを相互接続して
出力端子とした出力回路において、このＮ　Ｐ　Ｎ　ト
ランジスタとＰＮＰ　トランジスタのへ一ス間に抵抗を
接続し、この抵抗に上記ＮＰＮ　トランジスタと同一構
造のトランジスタのベース・エミッタ間電圧値を上記抵
抗と同じ抵抗値で割った値の電流と上記ＰＮＰ　トラン
ジスタと同一構造のトランジスタのベース・エミッタ間
電圧値を上記抵抗と同じ抵抗値で割った値の電流との和
の電流を流すようにしたので、出力トランジスタの無負
荷時出力電流が一定の出力回路が得られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による出力回路を示す図、第
２図は従来の出力回路を示す図、第３図ないし第５図は
本発明の他の実施例を示す図である。 図において、ｌはＮＰＮトランジスタ、２はＰＮＰトラ
ンジスタ、３はＮＰＮ　トランジスタ、１３はＰＮＰト
ランジスタ、１４．１５は電流源、１６は抵抗である。

Claims (1)

【特許請求の範囲】
1. （１）コレクタが第１及び第２の電源にそれぞれ接続さ
   れたＮＰＮ及びＰＮＰトランジスタと、該ＮＰＮ及びＰ
   ＮＰトランジスタの共通エミッタより取出された出力端
   子とを備え、出力すべき信号が上記ＮＰＮまたはＰＮＰ
   トランジスタのいずれか一方のベースに印加される出力
   回路において、上記ＮＰＮ及びＰＮＰトランジスタのベ
   ース間に接続された抵抗と、 上記ＮＰＮトランジスタと同一構造のトランジスタのベ
   ース・エミッタ間電圧値を上記抵抗値で割った値の電流
   と上記ＰＮＰトランジスタと同一構造のトランジスタの
   ベース・エミッタ間電圧値を上記抵抗値で割った値の電
   流との和電流を上記抵抗に流す電流源とを備えたことを
   特徴とする出力回路。