JPS5862932A - アナログスイツチ回路 - Google Patents
アナログスイツチ回路Info
- Publication number
- JPS5862932A JPS5862932A JP56161616A JP16161681A JPS5862932A JP S5862932 A JPS5862932 A JP S5862932A JP 56161616 A JP56161616 A JP 56161616A JP 16161681 A JP16161681 A JP 16161681A JP S5862932 A JPS5862932 A JP S5862932A
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- signal
- analog switch
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ひずみ率の低下を図ったアナログスイッチ回
路に関するものである。
路に関するものである。
従来、アナログスイッチ回路としては、信号経路に直列
にスイッチ回路を挿入し、第１図のように構成して用い
られる場合が多かった。同図において、１１は信号の入
力端子、１２はスイッチ回路で、互に逆接続された２組
のダイオード対り、。
にスイッチ回路を挿入し、第１図のように構成して用い
られる場合が多かった。同図において、１１は信号の入
力端子、１２はスイッチ回路で、互に逆接続された２組
のダイオード対り、。
Ｄ２と”３ ｅ ”４によりなる。１４は出力端子、１
６２１−・ 及び１６は前記ダイオード対Ｄ１．Ｄ、と”３ ｅ ”
４のそれぞれの制御端子、１７は演算増幅器、”ＩＬ
＊ Ｒｂは抵抗である。
６２１−・ 及び１６は前記ダイオード対Ｄ１．Ｄ、と”３ ｅ ”
４のそれぞれの制御端子、１７は演算増幅器、”ＩＬ
＊ Ｒｂは抵抗である。
第２図は制御端子１６及び１６への制御信号のタイミン
グ関係を示す図である。制御信号は正の電源電圧（Ｖ＋
）と負の電源電圧（Ｖ−）−の間で切換るパルスで、互
に逆相と汝っている。このため期゛間〒１には、ダイオ
ードＤｌ＃Ｄ、はいずれもＯＮ、従ってスイッチ回路１
２もＯＲ４！：なり、逆に期間Ｔ２にはＯＦＦとなる。
グ関係を示す図である。制御信号は正の電源電圧（Ｖ＋
）と負の電源電圧（Ｖ−）−の間で切換るパルスで、互
に逆相と汝っている。このため期゛間〒１には、ダイオ
ードＤｌ＃Ｄ、はいずれもＯＮ、従ってスイッチ回路１
２もＯＲ４！：なり、逆に期間Ｔ２にはＯＦＦとなる。
入力端子１１よ少入力されたアナログ信号は制御信号に
よシ次々とＯＮ −ＯＦＦスイッチングされて出力端子
１４に出力が得られる。一般にダイオードＤＩ ”””
４はＯＮの場合にスイッチング電流が流れ、その入出力
特性は非直性を有するため、従ってＯＮ抵抗も入力信号
のレベルやダイオード特性の変動、その他の原因により
変化し、ひずみ率としては一４０！Ｂ程度しか期待でき
ないのが実情である。しかしこの値は低ひずみ率特性が
要求される場合には不十分なものであった。
よシ次々とＯＮ −ＯＦＦスイッチングされて出力端子
１４に出力が得られる。一般にダイオードＤＩ ”””
４はＯＮの場合にスイッチング電流が流れ、その入出力
特性は非直性を有するため、従ってＯＮ抵抗も入力信号
のレベルやダイオード特性の変動、その他の原因により
変化し、ひずみ率としては一４０！Ｂ程度しか期待でき
ないのが実情である。しかしこの値は低ひずみ率特性が
要求される場合には不十分なものであった。
本発明は上記した従来の問題点を除去したものであって
１、以下にその一実施例と共に説明する。
１、以下にその一実施例と共に説明する。
第３図〜第６図は、正弦波電圧をスイッチングして階段
波波−として出力する回路に応用した実施例であって、
第３図はその回路図、第４図は入出力電圧の波形図、第
６図はスイッチ回路の切換えのタイミング関係を示す説
明図である。第３図において、２は第１のスイッチ回路
、３は第１のスイッチ回路と同一構成の第２のスイッチ
回路、Ｒ１−Ｒ４，Ｒ（、’町は抵抗、４は出力端子、
６，６゜ｓ／、 ｅ／はそれぞれ前記第１．第２のスイ
ッチ回路２，３に対応する制御端子、７は演算増幅器で
ある。
波波−として出力する回路に応用した実施例であって、
第３図はその回路図、第４図は入出力電圧の波形図、第
６図はスイッチ回路の切換えのタイミング関係を示す説
明図である。第３図において、２は第１のスイッチ回路
、３は第１のスイッチ回路と同一構成の第２のスイッチ
回路、Ｒ１−Ｒ４，Ｒ（、’町は抵抗、４は出力端子、
６，６゜ｓ／、 ｅ／はそれぞれ前記第１．第２のスイ
ッチ回路２，３に対応する制御端子、７は演算増幅器で
ある。
第４図において、イル二はそれぞれ制御端子６゜６ 、
５’、 ６’の制御電圧波形、ホは入力端子１への入力
アナログ信号波形、へは出力端子４からの出力波形であ
る。なお上記実施例では、Ｒ３）Ｒζ＋Ｒｆ＞馬＋Ｒ２
・・・・・・・・・・・・・・・・・・（１）Ｒｌｇ＜
＜Ｒ１，Ｒ２・・・・・・・・・・・・・・・ニ二・・
・・・・・・・・・情に選ばれているもっとする。但し
Ｒｓはスイッチ回路２，３のオン時の抵抗値である。
５’、 ６’の制御電圧波形、ホは入力端子１への入力
アナログ信号波形、へは出力端子４からの出力波形であ
る。なお上記実施例では、Ｒ３）Ｒζ＋Ｒｆ＞馬＋Ｒ２
・・・・・・・・・・・・・・・・・・（１）Ｒｌｇ＜
＜Ｒ１，Ｒ２・・・・・・・・・・・・・・・ニ二・・
・・・・・・・・・情に選ばれているもっとする。但し
Ｒｓはスイッチ回路２，３のオン時の抵抗値である。
次の上記実施例の動作を説明する。入力端子１に加わっ
た入力信号は、ａ、ｂ、ｃの３経路に分れ、経路ａでは
抵抗Ｒ，と”２ ｙ経路すでは抵抗Ｒ１′。
た入力信号は、ａ、ｂ、ｃの３経路に分れ、経路ａでは
抵抗Ｒ，と”２ ｙ経路すでは抵抗Ｒ１′。
Ｈｚ また経路Ｏでは抵抗Ｒ３を紅て後、再びｄ点に
合流して、演算増幅器７の（−）信号端子に共通入力さ
れる。前記経路ａとｂの中間には、抵抗Ｒ１とＲ２の中
間にに第１のスイッチ回路２が、また抵抗Ｒ，ｌとＲ２
′の中間には第２のスイッチ回路３がそれぞれアースと
の間に接続されていて、これらのスイッチ回路がＯＮの
時にはいずれも低い値のＯＮ抵抗Ｒ１１！が信号の経路
ａ及びｂと並列に挿入されることになる。
合流して、演算増幅器７の（−）信号端子に共通入力さ
れる。前記経路ａとｂの中間には、抵抗Ｒ１とＲ２の中
間にに第１のスイッチ回路２が、また抵抗Ｒ，ｌとＲ２
′の中間には第２のスイッチ回路３がそれぞれアースと
の間に接続されていて、これらのスイッチ回路がＯＮの
時にはいずれも低い値のＯＮ抵抗Ｒ１１！が信号の経路
ａ及びｂと並列に挿入されることになる。
上記構成で例えば、第１のスイッチ回路２がＯＮ第２の
スイッチ回路３がＯｙｙとなると、第１のスイッチ回路
の信号は、 （Ｒｚ／Ｒ１）（Ｒｔ＋昌／Ｒ＊ （Ｒｔ ＋Ｒｚ ／
Ｒｓ ）゛・・−・−・−・・（樽 に減衰され（／は並列接続を表わす。）、前記（模式に
おいて Ｒ２／Ｒｓ＝Ｒｇとなるから、近似的にＲａ・
（Ｒｔ ／Ｒ２）＜＜ １ となり、大巾に減衰を受
けることになる。従って、この場合ｄ点に合流される信
号は、ハホ経路す、ｃによって定まり、抵抗Ｒ１′＋Ｒ
１１！−，Ｒ３の並列合成値とＲ４の比により出力電圧
が定まる。
スイッチ回路３がＯｙｙとなると、第１のスイッチ回路
の信号は、 （Ｒｚ／Ｒ１）（Ｒｔ＋昌／Ｒ＊ （Ｒｔ ＋Ｒｚ ／
Ｒｓ ）゛・・−・−・−・・（樽 に減衰され（／は並列接続を表わす。）、前記（模式に
おいて Ｒ２／Ｒｓ＝Ｒｇとなるから、近似的にＲａ・
（Ｒｔ ／Ｒ２）＜＜ １ となり、大巾に減衰を受
けることになる。従って、この場合ｄ点に合流される信
号は、ハホ経路す、ｃによって定まり、抵抗Ｒ１′＋Ｒ
１１！−，Ｒ３の並列合成値とＲ４の比により出力電圧
が定まる。
次に第４図のように一２組のスイッチ回路２．３がそれ
ぞれ異なる制御信号によシ駆動された場合には、第６図
の関係で、スイッチ回路が４通シに切換り、この時経路
ａとｂでその抵抗の和の間に（１）式に示した関係があ
ると、第４図へに示すような階段波状の出力パルス波形
が得られる。
ぞれ異なる制御信号によシ駆動された場合には、第６図
の関係で、スイッチ回路が４通シに切換り、この時経路
ａとｂでその抵抗の和の間に（１）式に示した関係があ
ると、第４図へに示すような階段波状の出力パルス波形
が得られる。
前記のようにアナログスイッチ−のひずみ特性はダイオ
ードがＯＮの時に悪化するが、上記構成で ′はスイッ
チ回路が信号路と並列に挿入されていて例えばスイッチ
回路の固有Ｏひすみ率が−４０（ＩＢ１前記（（２）式
による信号減衰率が一６０１１Ｂとすると、ＯＦＦ状態
のダイオードのひすみ率は極めて低い゛ので問題となら
ず、綜合で一４◇＋（−ｅｏ） ＝−１ｏｏａのひずみ
率が得られ、結局６０（１Ｂのひずみ率改善が達成でき
たことになる。なお上記構成で、信号減衰度を大きく取
ると、出力が減少するが、これは演算増幅器７の増幅度
を十分大きく取って補償してやればよい。なお上記説明
では、スイッチング素子としてダイオードを使用した場
合を説明したが、トランジスタ、ａｗｏｓ等の他のアナ
ロ夛スイッチング素子を使用した場合にも同様適用され
ることはいうまでもない。また前記並列接続した分岐の
数も上記３（［に限らず２個以上の種々な場合が考えら
れる。
ードがＯＮの時に悪化するが、上記構成で ′はスイッ
チ回路が信号路と並列に挿入されていて例えばスイッチ
回路の固有Ｏひすみ率が−４０（ＩＢ１前記（（２）式
による信号減衰率が一６０１１Ｂとすると、ＯＦＦ状態
のダイオードのひすみ率は極めて低い゛ので問題となら
ず、綜合で一４◇＋（−ｅｏ） ＝−１ｏｏａのひずみ
率が得られ、結局６０（１Ｂのひずみ率改善が達成でき
たことになる。なお上記構成で、信号減衰度を大きく取
ると、出力が減少するが、これは演算増幅器７の増幅度
を十分大きく取って補償してやればよい。なお上記説明
では、スイッチング素子としてダイオードを使用した場
合を説明したが、トランジスタ、ａｗｏｓ等の他のアナ
ロ夛スイッチング素子を使用した場合にも同様適用され
ることはいうまでもない。また前記並列接続した分岐の
数も上記３（［に限らず２個以上の種々な場合が考えら
れる。
以上説明したように、本発明によれば、アナログ入力信
号を複数個の並列経路に分岐し、各経路の中間点に、そ
れぞれ信号路とアース間に接続したアナログスイッチ回
路を挿入し、これらをスイッチング制御して、その出力
を抵抗帰還をした演算増幅器に入力することによって、
極めて低ひずみ率のアナログスイッチ回路が実現出来そ
の工業的価値は大である。
号を複数個の並列経路に分岐し、各経路の中間点に、そ
れぞれ信号路とアース間に接続したアナログスイッチ回
路を挿入し、これらをスイッチング制御して、その出力
を抵抗帰還をした演算増幅器に入力することによって、
極めて低ひずみ率のアナログスイッチ回路が実現出来そ
の工業的価値は大である。
第１図は従来のアナログスイッチ回路の結線図、第２図
は同要部の波形図、第３図は本発明の−実雄側によるア
ナログスイッチ回路の結線図、第４図はその要部の信号
波形図、第６図はその動作を説明のための図である。 １・・・・・・入力端子、２．３・・・・・・スイッチ
回路、４・・・・・・出力端子、５，６．５’、６’・
・・・・・制御端子、７・・・・・・演算増幅器、Ｒ１
−Ｒ４，Ｒｆ、 ｉｌ／・・川・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
４ｗＡ ８１ｍ１ ０ 畠 ２ 図 凧 ３ 図 ３Ｒ３゜ 第 ５１！Ｉ
は同要部の波形図、第３図は本発明の−実雄側によるア
ナログスイッチ回路の結線図、第４図はその要部の信号
波形図、第６図はその動作を説明のための図である。 １・・・・・・入力端子、２．３・・・・・・スイッチ
回路、４・・・・・・出力端子、５，６．５’、６’・
・・・・・制御端子、７・・・・・・演算増幅器、Ｒ１
−Ｒ４，Ｒｆ、 ｉｌ／・・川・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
４ｗＡ ８１ｍ１ ０ 畠 ２ 図 凧 ３ 図 ３Ｒ３゜ 第 ５１！Ｉ
Claims (1)
- 信号の入力端子に一端が共通接続された複数個の並列抵
抗回路と、前記並列抵抗回路のうち少なくとも一個の抵
抗回路の中間点とアースの間に接続され、それぞれ制御
信号端子を有する少なくとも一個のスイッチ回路と、前
記並列抵抗回路の共通接続された他端と出力端子との間
に接続された演算増幅回路とからなるアナログスイッチ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161616A JPS5862932A (ja) | 1981-10-09 | 1981-10-09 | アナログスイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161616A JPS5862932A (ja) | 1981-10-09 | 1981-10-09 | アナログスイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5862932A true JPS5862932A (ja) | 1983-04-14 |
Family
ID=15738551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56161616A Pending JPS5862932A (ja) | 1981-10-09 | 1981-10-09 | アナログスイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5862932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59218041A (ja) * | 1983-05-25 | 1984-12-08 | Mitsubishi Electric Corp | 高周波切換回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380943A (en) * | 1976-12-26 | 1978-07-17 | Ricoh Co Ltd | Controllable attenuator |
| JPS5582521A (en) * | 1978-12-18 | 1980-06-21 | Matsushita Electric Ind Co Ltd | Attenuator |
-
1981
- 1981-10-09 JP JP56161616A patent/JPS5862932A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380943A (en) * | 1976-12-26 | 1978-07-17 | Ricoh Co Ltd | Controllable attenuator |
| JPS5582521A (en) * | 1978-12-18 | 1980-06-21 | Matsushita Electric Ind Co Ltd | Attenuator |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59218041A (ja) * | 1983-05-25 | 1984-12-08 | Mitsubishi Electric Corp | 高周波切換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01231421A (ja) | ラッチ回路付きコンパレータ | |
| JPS59139723A (ja) | 差動スイツチ回路 | |
| JP3225527B2 (ja) | 遅延回路 | |
| JP3173207B2 (ja) | ゲーム装置用中継制御装置 | |
| JPS6292522A (ja) | アナログ電圧出力回路 | |
| JPH02159107A (ja) | 電流電圧変換回路 | |
| JPS62139196A (ja) | 電流制御回路 | |
| JPH01166611A (ja) | コンパレータ | |
| JPH0294924A (ja) | マトリックス配設スイッチの読取回路 | |
| JPS6094530A (ja) | ジヨセフソン電流極性切替回路 | |
| JPS6075151A (ja) | インタ−フエ−ス装置 | |
| JPS6041307A (ja) | 音声信号切換装置 | |
| JPH0664964B2 (ja) | スイッチ入力回路 | |
| JPH0514175A (ja) | 差動型電圧レベルシフト装置 | |
| JPS63122321A (ja) | アナログ出力回路 | |
| JPS5839118A (ja) | 信号選択回路 | |
| JPS60136562U (ja) | 信号伝送回路 | |
| JPS5913410A (ja) | 電力増幅器 | |
| JPS5843652A (ja) | 直流駆動型ジヨセフソン回路 | |
| JPH0632972B2 (ja) | プリンタヘッド駆動回路 | |
| JPS63257326A (ja) | スイツチ回路 | |
| JPS6187421A (ja) | デイジタル回路 | |
| JPS6214526A (ja) | 電圧分圧回路 | |
| JPS58108822A (ja) | レベルシフト回路 | |
| JPH0327614A (ja) | レベルシフト回路 |