JPS5863157A - 半導体装置とこれを用いた高電圧回路 - Google Patents
半導体装置とこれを用いた高電圧回路Info
- Publication number
- JPS5863157A JPS5863157A JP56162278A JP16227881A JPS5863157A JP S5863157 A JPS5863157 A JP S5863157A JP 56162278 A JP56162278 A JP 56162278A JP 16227881 A JP16227881 A JP 16227881A JP S5863157 A JPS5863157 A JP S5863157A
- Authority
- JP
- Japan
- Prior art keywords
- region
- voltage
- gate
- drain region
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置及びその応用回路に関し、特に絶縁
基板上に形成された高耐圧特性をもつオフセットゲート
構造の絶縁ゲート電性効果トランジスタ（以下ＩＱ ｌ
ｉ’ｆｆＴと略す）及び１１亥オフセツトゲート構造Ｉ
ＧＩｉ’［１ｌｉＴを用いて構成される高電圧回路に関
するものである。
基板上に形成された高耐圧特性をもつオフセットゲート
構造の絶縁ゲート電性効果トランジスタ（以下ＩＱ ｌ
ｉ’ｆｆＴと略す）及び１１亥オフセツトゲート構造Ｉ
ＧＩｉ’［１ｌｉＴを用いて構成される高電圧回路に関
するものである。
従来、Ｉ（］ ＦＥＴはディジタル回路及びアナログ回
路において、回路の構成素子として広く使用されてきて
いる。これらの従来の回路では、１ｊ４ＩＧＰＥＴの動
作電圧は一般に数ボルト、ないし十数ボルトであり、通
常使用される厚さｘｏｏｏ、＊４ｉ度のゲート酸化膜は
該ＩＧ ＰＩ！１Ｔの動作電圧よりも十分高い絶縁耐圧
をもっていた。そのためインバータ回路で該ＩＧ ＦＥ
Ｔのドレイン電圧を出力として取り出し、他のＩＧ Ｆ
ＥＴのゲート電極に印加しても、ゲートｅ化膜が破壊さ
れるという問題は生じなかった。
路において、回路の構成素子として広く使用されてきて
いる。これらの従来の回路では、１ｊ４ＩＧＰＥＴの動
作電圧は一般に数ボルト、ないし十数ボルトであり、通
常使用される厚さｘｏｏｏ、＊４ｉ度のゲート酸化膜は
該ＩＧ ＰＩ！１Ｔの動作電圧よりも十分高い絶縁耐圧
をもっていた。そのためインバータ回路で該ＩＧ ＦＥ
Ｔのドレイン電圧を出力として取り出し、他のＩＧ Ｆ
ＥＴのゲート電極に印加しても、ゲートｅ化膜が破壊さ
れるという問題は生じなかった。
一方、近年集積化でき高電圧を扱えるＩＧ ＰＥＴとし
て第１図に示すような絶縁基板上に形成されたオフセッ
トゲート構造を持つＩＧ ＦＥＴが知られてきている。
て第１図に示すような絶縁基板上に形成されたオフセッ
トゲート構造を持つＩＧ ＦＥＴが知られてきている。
第１図は該絶縁基板上オフセットゲート構造ＩＱ ＦＥ
Ｔの断面構造を示し、ｎチャネル形の場合、１はザファ
イ７基板、２はｐ形シリコン基板層、３，４はそれぞれ
高不純物濃度ｎ形ソース領域及びドレイン領域である。
Ｔの断面構造を示し、ｎチャネル形の場合、１はザファ
イ７基板、２はｐ形シリコン基板層、３，４はそれぞれ
高不純物濃度ｎ形ソース領域及びドレイン領域である。
５はドレイン耐圧を高める働きをもつｎ形面抵抗表面層
、６は多結晶シリコンで形成されるゲート電極、７はソ
ース電極、８はトンイン電極、９ｉｄ絶縁膜である。
、６は多結晶シリコンで形成されるゲート電極、７はソ
ース電極、８はトンイン電極、９ｉｄ絶縁膜である。
該絶縁基板上オフセットゲート構造ＩＧ ＦＥＴは、ド
レイン電圧上昇時にオフセットゲート領域のｎ形高抵抗
表面層５がピンチオフしドレイン電圧の増加を吸収する
ことにより高いドレイン耐圧特性を持つ、また、該絶縁
基板上オフセットゲート構造ＩＧ ＦＦｔＴはｎチャネ
ル形及びｐチャネル形素子の両方を同一チ、ブ上に容易
に集積化できるので高電圧回路用素子としてすぐれた特
性を持っていた。
レイン電圧上昇時にオフセットゲート領域のｎ形高抵抗
表面層５がピンチオフしドレイン電圧の増加を吸収する
ことにより高いドレイン耐圧特性を持つ、また、該絶縁
基板上オフセットゲート構造ＩＧ ＦＦｔＴはｎチャネ
ル形及びｐチャネル形素子の両方を同一チ、ブ上に容易
に集積化できるので高電圧回路用素子としてすぐれた特
性を持っていた。
しかしながら、高電圧回路において、従来低電圧回路で
行なわれていたＩＧ Ｉｉ’ＪＩＩＴのドレイン電圧を
直接他のＩＧ ＮＥＴのゲートに印加する方法は、高ド
レイン電圧によりゲート絶縁膜を破壊する恐れがあるの
で一般には不可能である。特に、該絶縁基板上オフセッ
トゲート構造ＩＧｂ’謂゛を用いた高電圧インバータ回
路において、トンイン電圧ケ出力として次段のＩＯｌｉ
’ｌ打に印加する場合次段のＩＧ ＦＢＴのゲート酸化
膜が高電圧により破壊されるという欠点が生じた。
行なわれていたＩＧ Ｉｉ’ＪＩＩＴのドレイン電圧を
直接他のＩＧ ＮＥＴのゲートに印加する方法は、高ド
レイン電圧によりゲート絶縁膜を破壊する恐れがあるの
で一般には不可能である。特に、該絶縁基板上オフセッ
トゲート構造ＩＧｂ’謂゛を用いた高電圧インバータ回
路において、トンイン電圧ケ出力として次段のＩＯｌｉ
’ｌ打に印加する場合次段のＩＧ ＦＢＴのゲート酸化
膜が高電圧により破壊されるという欠点が生じた。
高電圧回路における上に述べたゲート破壊はＩＧ Ｆｇ
Ｔのゲート酸化膜を厚くしてゲート＋１ｉ４１１：を高
めることにより防ぐことができるが、ゲート酸化膜を厚
くするとｉＧ ＦＥ’ｒの相互コンダクタンスが小さく
なるという欠点が生じるので望ましくない。
Ｔのゲート酸化膜を厚くしてゲート＋１ｉ４１１：を高
めることにより防ぐことができるが、ゲート酸化膜を厚
くするとｉＧ ＦＥ’ｒの相互コンダクタンスが小さく
なるという欠点が生じるので望ましくない。
５一
本発明の目的は、このような従来の欠点を除去せしめて
、？ｔ６電圧回路において品ドレイン耐圧をもちながら
次段のＩＧ ＦＥＴのゲート耐圧以下の出力電圧をつく
ることができゲート破壊を生じ式せないことが可能な半
導体装置及びこれを用いた高電圧回路を提供することに
ある。
、？ｔ６電圧回路において品ドレイン耐圧をもちながら
次段のＩＧ ＦＥＴのゲート耐圧以下の出力電圧をつく
ることができゲート破壊を生じ式せないことが可能な半
導体装置及びこれを用いた高電圧回路を提供することに
ある。
本発明によれば、絶縁基板上に設けられた島状半導体層
を用いて構成されるオフセットゲート構造絶縁ゲート電
界効果トランジスタにおいて、ドレイン領域と同じ導電
性をもつ高折抗表面層及び該ドレイン領域と反対の導電
性をもつ半導体基板層で形成されたオフセットゲート＠
賊の一部Ｇで該ドレイン領域と同じ導電性をもつ高不純
物酸度領域が設けられ、該高不純物ａ度領賦がオフセッ
トゲート領域から突起状に該絶縁基板上（Ｃ延長され、
該突起状ｉ不純物濃度領域により中間端子が形成された
ことを特徴とする半導体装置が得られる。
を用いて構成されるオフセットゲート構造絶縁ゲート電
界効果トランジスタにおいて、ドレイン領域と同じ導電
性をもつ高折抗表面層及び該ドレイン領域と反対の導電
性をもつ半導体基板層で形成されたオフセットゲート＠
賊の一部Ｇで該ドレイン領域と同じ導電性をもつ高不純
物酸度領域が設けられ、該高不純物ａ度領賦がオフセッ
トゲート領域から突起状に該絶縁基板上（Ｃ延長され、
該突起状ｉ不純物濃度領域により中間端子が形成された
ことを特徴とする半導体装置が得られる。
さらに本発明によれば絶縁基板上に設けられた島状半導
体層を用いて構成されるオフセットゲート構造絶縁ゲー
ト電界効果トランジスタにおい゛Ｃ１６一 ドレイン領域と同じ導電性をもつ高抵抗表面層及び該ド
レイン領域と反対の導電性をもつ半導体基板層で形成さ
れたオフセットゲート領域の一部に該ドレイン領１犬と
同じ導電性をもつ高不純物濃度領域が設けられ、該高不
純物濃度領域がオフセットゲート領域から突起状に該絶
縁基板上に延長され、該突起状高不純物濃度領域により
中間端子が形成されたことを特徴とする半導体装置をイ
ンバータ回路のドライバートランジスタとし２て用い、
該半導体装置の上記中間端子から出力を取り出すことを
特徴とする高電圧回路及び絶縁基板上に設けられた島状
半導体層を用いて構成されるオフセ、トグート構造絶縁
ゲート電界効果トランジスタにおいて、ドレイン領域と
同じ導電性をもつ高抵抗表面層及び該ドレイン領域と反
対の導電性をもつ半導体基板層で形成されたオフセット
ゲート領域の一部に該ドレイン領域と同じ導電性をもつ
高不純物濃度領域が設けられ、該高不純物濃度領域がオ
フセットゲート領域から突起状に該絶縁基板上に延長さ
れ、該突起状高不純物濃度領域により中間端子が形成さ
れたことを特徴とする半導体装置をインバータ回路の能
動負荷として用い、該半導体装置の上記中間端子から出
力を取り出すことを特徴とする高電圧回路が得られる。
体層を用いて構成されるオフセットゲート構造絶縁ゲー
ト電界効果トランジスタにおい゛Ｃ１６一 ドレイン領域と同じ導電性をもつ高抵抗表面層及び該ド
レイン領域と反対の導電性をもつ半導体基板層で形成さ
れたオフセットゲート領域の一部に該ドレイン領１犬と
同じ導電性をもつ高不純物濃度領域が設けられ、該高不
純物濃度領域がオフセットゲート領域から突起状に該絶
縁基板上に延長され、該突起状高不純物濃度領域により
中間端子が形成されたことを特徴とする半導体装置をイ
ンバータ回路のドライバートランジスタとし２て用い、
該半導体装置の上記中間端子から出力を取り出すことを
特徴とする高電圧回路及び絶縁基板上に設けられた島状
半導体層を用いて構成されるオフセ、トグート構造絶縁
ゲート電界効果トランジスタにおいて、ドレイン領域と
同じ導電性をもつ高抵抗表面層及び該ドレイン領域と反
対の導電性をもつ半導体基板層で形成されたオフセット
ゲート領域の一部に該ドレイン領域と同じ導電性をもつ
高不純物濃度領域が設けられ、該高不純物濃度領域がオ
フセットゲート領域から突起状に該絶縁基板上に延長さ
れ、該突起状高不純物濃度領域により中間端子が形成さ
れたことを特徴とする半導体装置をインバータ回路の能
動負荷として用い、該半導体装置の上記中間端子から出
力を取り出すことを特徴とする高電圧回路が得られる。
以下本発明について実施例を示す図面を参照して説明す
る。
る。
第２図、第３図、第４図及び第５図は本発明による半導
体装置の一実施例を示す図で、第２図は平面構造を示し
、第３図、第４図及び第５図は、それぞれ第２図の一点
鎖線ａ ａ’、ｂ ｌ）’、ｃ −Ｃ′における断
面構造を示す、ｎチャネル形の場合、第３図と第４図に
おいて１はサファイア基板、２はｐ形シリコン基板ノー
、３，４はそれぞれ高不純物ｌｌ１Ｒｎ形ソース領域及
びドレイン領域である。
体装置の一実施例を示す図で、第２図は平面構造を示し
、第３図、第４図及び第５図は、それぞれ第２図の一点
鎖線ａ ａ’、ｂ ｌ）’、ｃ −Ｃ′における断
面構造を示す、ｎチャネル形の場合、第３図と第４図に
おいて１はサファイア基板、２はｐ形シリコン基板ノー
、３，４はそれぞれ高不純物ｌｌ１Ｒｎ形ソース領域及
びドレイン領域である。
５けｎ形高抵抗表面層、６は多結晶シリコンで形成され
るゲート電極、７はソース電極、８はドレイン電極、９
は絶縁膜・：′である。１０は本発明にかかる高不糺物
颯度ｎ形領域でオフセットゲート領域の一部に設けられ
ている。第５図は該オフセットゲート領域の中間端子部
分の断面構造を示し、１はサファイア基板、２はｐ形シ
リコン基板層、５はｎ形高抵抗表面層、９は絶縁膜、１
０は１１Ｘ６不純物濃度ｎ形額城、１１は中間端子？！
極である。
るゲート電極、７はソース電極、８はドレイン電極、９
は絶縁膜・：′である。１０は本発明にかかる高不糺物
颯度ｎ形領域でオフセットゲート領域の一部に設けられ
ている。第５図は該オフセットゲート領域の中間端子部
分の断面構造を示し、１はサファイア基板、２はｐ形シ
リコン基板層、５はｎ形高抵抗表面層、９は絶縁膜、１
０は１１Ｘ６不純物濃度ｎ形額城、１１は中間端子？！
極である。
上記本発明による絶縁基板」ユトフセ、トグート構造Ｉ
Ｇ ＰＥＴは、従来構造の絶縁基板」二オフセットゲー
ト構造ＩＧ ｐｇｒとほぼ同じ耐圧を？＞らながら、ド
レイン電圧よりも低い電圧が中間ＤｉｉＪ子屯極１Ｂｃ
ｌいて得られる。）ｌｋ中間端子月１「ｒ６不純１勿濃
度ｎ形領域ｌＯを、ゲート電極６の近傍に位置させるこ
とにより、中間端子の電圧を１ゲート酸化膜の耐圧以下
に選ぶことが可能で、たとえばオフセットゲート領域の
長さが５０μｍ１ゲート’Ｉｔｓ ＩＩ ６と該中間端
子用高不純Ｉ吻濃度ｎ形領域１００間の距離が８μｍの
場合、ドレイン電圧が１００Ｖに１封しても、中間端子
′ｖＬ極の電圧ｔよ３０Ｖ以下におさえられた。このよ
うに本発明によればｌＩ′Ｊ＋電圧回路においても、ゲ
ート酸化膜の破壊電圧を越えない出力電圧を容易に優る
ことができる。
Ｇ ＰＥＴは、従来構造の絶縁基板」二オフセットゲー
ト構造ＩＧ ｐｇｒとほぼ同じ耐圧を？＞らながら、ド
レイン電圧よりも低い電圧が中間ＤｉｉＪ子屯極１Ｂｃ
ｌいて得られる。）ｌｋ中間端子月１「ｒ６不純１勿濃
度ｎ形領域ｌＯを、ゲート電極６の近傍に位置させるこ
とにより、中間端子の電圧を１ゲート酸化膜の耐圧以下
に選ぶことが可能で、たとえばオフセットゲート領域の
長さが５０μｍ１ゲート’Ｉｔｓ ＩＩ ６と該中間端
子用高不純Ｉ吻濃度ｎ形領域１００間の距離が８μｍの
場合、ドレイン電圧が１００Ｖに１封しても、中間端子
′ｖＬ極の電圧ｔよ３０Ｖ以下におさえられた。このよ
うに本発明によればｌＩ′Ｊ＋電圧回路においても、ゲ
ート酸化膜の破壊電圧を越えない出力電圧を容易に優る
ことができる。
本発明による絶縁基板上オフセットゲート構造ＩＧ Ｐ
ＥＴの他の例を第６図と第７図及び第８図と４９− 第９図に示す。第６図と第７図はそれぞれ第２図の一点
鎖線ａ ａ’、ｃ ｃ’における断面構造図で、ソ
ース電極がオフセットゲート領域上に延長されソースフ
ィールドプレートとなり、該ソースフィールドプレート
下のオフセットゲート領域に本発明による高不純物濃度
ｎ影領域１０が設けられている。また、第８図と第９図
はそれぞれ第２図の一点鎖線ａ ａ’、ｃ ｃ’に
おける断面構造図で、ゲート電極６と電気的に接続され
オフセットゲート領域上に延長されたゲートフィールド
プレート１２の下のオフセットゲート領域に高不純物濃
度ｎ形領唆１０が設げられている。上記の第６図と第７
図及び第８図と第９図において、フィールドプレート下
のｎ形高抵抗表面層５は、ドレインフィールドプレート
のない場合に比べより低電圧で空乏層する。したがって
、高不純物濃度ｎ影領域１０の４位はより低い電圧範囲
に制限され、中間端子電極の出力電圧は、十分ゲート絶
縁耐圧以下に保たれる。
ＥＴの他の例を第６図と第７図及び第８図と４９− 第９図に示す。第６図と第７図はそれぞれ第２図の一点
鎖線ａ ａ’、ｃ ｃ’における断面構造図で、ソ
ース電極がオフセットゲート領域上に延長されソースフ
ィールドプレートとなり、該ソースフィールドプレート
下のオフセットゲート領域に本発明による高不純物濃度
ｎ影領域１０が設けられている。また、第８図と第９図
はそれぞれ第２図の一点鎖線ａ ａ’、ｃ ｃ’に
おける断面構造図で、ゲート電極６と電気的に接続され
オフセットゲート領域上に延長されたゲートフィールド
プレート１２の下のオフセットゲート領域に高不純物濃
度ｎ形領唆１０が設げられている。上記の第６図と第７
図及び第８図と第９図において、フィールドプレート下
のｎ形高抵抗表面層５は、ドレインフィールドプレート
のない場合に比べより低電圧で空乏層する。したがって
、高不純物濃度ｎ影領域１０の４位はより低い電圧範囲
に制限され、中間端子電極の出力電圧は、十分ゲート絶
縁耐圧以下に保たれる。
本発明による半導体装置はｎチャネル形につい−ｌ〇−
て説明したが、ｐチャネル形にも適用できることは明ら
かである。
かである。
次に本発明による半導体装置を用いた高電圧回路を第１
０図〜第１２図に示す、第１Ｏ図は本発明のｎチャネル
形絶縁基板上オフセ、トゲート構造ＩＧ ＦＩＴ（ＴＩ
）をドライバートランジスタとして用いた高耐圧回路で
ある。１＠１０図で、負荷として抵抗（樽を用いている
が飽和形抵抗あるいはトランジスタを負荷として用いる
ことも、低電圧回路の場合と同様に可イｄｉである。第
１０図でｓ １１石電圧インバータの出力は該ドラ・ｒ
バートう／ジスタ（ＴＩ）の中間端子から取り出される
。該中間端子の電圧はソース電位に近い低電圧に保たれ
るため、次段のトランジスタのゲートに印加されても該
次段トランジスタのゲート酸化膜は破壊されない。
０図〜第１２図に示す、第１Ｏ図は本発明のｎチャネル
形絶縁基板上オフセ、トゲート構造ＩＧ ＦＩＴ（ＴＩ
）をドライバートランジスタとして用いた高耐圧回路で
ある。１＠１０図で、負荷として抵抗（樽を用いている
が飽和形抵抗あるいはトランジスタを負荷として用いる
ことも、低電圧回路の場合と同様に可イｄｉである。第
１０図でｓ １１石電圧インバータの出力は該ドラ・ｒ
バートう／ジスタ（ＴＩ）の中間端子から取り出される
。該中間端子の電圧はソース電位に近い低電圧に保たれ
るため、次段のトランジスタのゲートに印加されても該
次段トランジスタのゲート酸化膜は破壊されない。
第１１図は本発明による１１チャネル形絶縁基板上才フ
セ、トグート構造ＩＧ Ｆｇ’ｒ（’ｒ、 ）とｐチャ
ネル形絶縁基板上オ７セ、トゲートー造ＩＧ ＦＪｌｉ
ｔＴ（Ｔりを使用し死相補形の高電圧インバータで出力
はそれぞれの中間端子η・ら取り出される。第１２図は
本発明によるｎチャネル形絶縁基板上オフセットゲート
構造ＩＧ ＰＥＴ（Ｔ、 ） 、 （Ｔ、 ） を能
動負荷に用いた高電圧インバータによって構成される高
電圧差動増幅回路である。トランジスタ（Ｔ２）及び（
Ｔ４）はｐチャネル形絶縁基板上オフセットゲート構造
ＩＧ ＰＥＴで高ドレイン耐圧特性をもつ。能動負荷ト
ランジスタ（Ｔｌ）のドレイン電圧が高い場合において
も、（Ｔ□）の中間端子の出力電圧は低い範囲に制限さ
れ、次段にＩＧ ＦＦ１Ｔを使用してもそのゲート絶縁
膜を破１７４することはない。上記のように、本発明に
よる絶縁基板上オフセットゲート構造ＩＱ ＦＥＴはそ
れ目体が出力電圧をレベルシフトする機能をもつ。
セ、トグート構造ＩＧ Ｆｇ’ｒ（’ｒ、 ）とｐチャ
ネル形絶縁基板上オ７セ、トゲートー造ＩＧ ＦＪｌｉ
ｔＴ（Ｔりを使用し死相補形の高電圧インバータで出力
はそれぞれの中間端子η・ら取り出される。第１２図は
本発明によるｎチャネル形絶縁基板上オフセットゲート
構造ＩＧ ＰＥＴ（Ｔ、 ） 、 （Ｔ、 ） を能
動負荷に用いた高電圧インバータによって構成される高
電圧差動増幅回路である。トランジスタ（Ｔ２）及び（
Ｔ４）はｐチャネル形絶縁基板上オフセットゲート構造
ＩＧ ＰＥＴで高ドレイン耐圧特性をもつ。能動負荷ト
ランジスタ（Ｔｌ）のドレイン電圧が高い場合において
も、（Ｔ□）の中間端子の出力電圧は低い範囲に制限さ
れ、次段にＩＧ ＦＦ１Ｔを使用してもそのゲート絶縁
膜を破１７４することはない。上記のように、本発明に
よる絶縁基板上オフセットゲート構造ＩＱ ＦＥＴはそ
れ目体が出力電圧をレベルシフトする機能をもつ。
第１Ｏ図〜第１２図の高電圧回路は本発明によるｎチャ
ネル形トランジスタを用いて構成されているが、ｐチャ
ネル形トランジスタを用いて構成することも可能である
。
ネル形トランジスタを用いて構成されているが、ｐチャ
ネル形トランジスタを用いて構成することも可能である
。
′虞
第１図は従来の絶縁基板上に形成されたオフセ、トゲー
ト構造ＩＧ ＰＢＴの断面構造図、第２図は本発明の一
実施例を示す平面図で、第３図、第４図及び第５図りそ
れぞれ第２図の一点鎮線ａ −ａ’。 ｂ ｂ’、ｃ ｃ’における断面構造図である。第
６図と第７図及び第８図と第９図はそれぞれ本発明の他
の実施例を示す断面構造図である。第１０図〜第１２図
は本発明による絶縁基板上オフセットゲート構造ＩＧＦ
ＦｉＴを用いた高電圧回路でｉ１５る。 図において、１はサファイア基板、２はｐ形シリコン基
板層、３，４．はそＪＬぞれ高不純物濃度ｎ形ソース領
域及びドレイン領域、５はｎ形高抵抗表面層、６はグー
）ＴｈＣ極、７はソース電極、８はドレイン電極、９は
絶縁膜、ｌＯは高不純物一度ｎ形領域、１１は中間端子
電極、１２はゲートフィールドプレートである。 代Ｉ＋１１入り「１１１士内原 晋 １３− 第１図 第２図 第１０図 第１１図 ｖ′ＤＤ 第１２図 Ｖ、、。 ＳＳ ２７
ト構造ＩＧ ＰＢＴの断面構造図、第２図は本発明の一
実施例を示す平面図で、第３図、第４図及び第５図りそ
れぞれ第２図の一点鎮線ａ −ａ’。 ｂ ｂ’、ｃ ｃ’における断面構造図である。第
６図と第７図及び第８図と第９図はそれぞれ本発明の他
の実施例を示す断面構造図である。第１０図〜第１２図
は本発明による絶縁基板上オフセットゲート構造ＩＧＦ
ＦｉＴを用いた高電圧回路でｉ１５る。 図において、１はサファイア基板、２はｐ形シリコン基
板層、３，４．はそＪＬぞれ高不純物濃度ｎ形ソース領
域及びドレイン領域、５はｎ形高抵抗表面層、６はグー
）ＴｈＣ極、７はソース電極、８はドレイン電極、９は
絶縁膜、ｌＯは高不純物一度ｎ形領域、１１は中間端子
電極、１２はゲートフィールドプレートである。 代Ｉ＋１１入り「１１１士内原 晋 １３− 第１図 第２図 第１０図 第１１図 ｖ′ＤＤ 第１２図 Ｖ、、。 ＳＳ ２７
Claims (1)
- 【特許請求の範囲】 １、絶縁基板上に設けられた島状半導体層を用いて構成
されるオフセットゲート構造絶縁ゲート電界効果トラン
ジスタにおいて、ドレイン領域と同じ導電性をもつ高抵
抗表面層及び該ドレイン領域と反対の導電性をもつ半導
体基板層で形成されたオフセットゲート領域の一部に該
ドレイン領域と同じ導電性をもつ高不純物濃度領域が設
けられ、該高不純物濃度領域がオフセットゲート領域か
ら突起状に該絶縁基板上に延長され、該突起状高不純物
濃度領域により中間端子が形成されたことを特徴とする
半導体装置。 ２、 絶縁基板上に設けられた島状半導体層を用いて構
成されるオフセットゲート構造絶縁ゲート電界効果トラ
ンジスタにおいて、ドレイン領域と同じ導電性をもつ高
抵抗表面層及び該ドレイン領域と反対の導電性をもつ半
導体基板層で形成されたオフセットゲート領域の一部に
該ドレイン領域と同じ導電性をもつ高不純物濃度領域が
設けられ、該高不純物濃度領域がオフセットゲート領域
から突起状に該絶縁基板上に延長され、該突起状高不純
物濃度領域により中間端子が形成されたことを特徴とす
る半導体装置をインバータ回路のドライバートランジス
タとして用い、該半導体装置の上記中間端子から出方を
取り出すことを特徴とする高電圧回路。 ３、絶縁基板上に設けられた島状半導体層を用いて構成
されるオフセットゲート構造絶縁ゲート電界効果トラン
ジスタにおいて、ドレイン領域と同じ導電性をもつ高抵
抗表面層及び該ドレイン領域と反対の導電性をもつ半導
体基板層で形成されたオフセットゲート領域の一部に該
ドレイン領域と同じ導電性をもつ高不純物濃度領域が設
けられ、該高不純物濃度領域がオフセットゲート領域か
ら突起状に該絶縁基板上に延長され、該突起状高不純物
濃度領域に上り中間端子が形成されたことを特徴とする
半導体装置をインバータ回路の能動負荷として用い、該
半導体装置の上記中間端子から出力なＳａｔり出すこと
を特徴とする高電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162278A JPS5863157A (ja) | 1981-10-12 | 1981-10-12 | 半導体装置とこれを用いた高電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162278A JPS5863157A (ja) | 1981-10-12 | 1981-10-12 | 半導体装置とこれを用いた高電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5863157A true JPS5863157A (ja) | 1983-04-14 |
| JPH0337748B2 JPH0337748B2 (ja) | 1991-06-06 |
Family
ID=15751427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56162278A Granted JPS5863157A (ja) | 1981-10-12 | 1981-10-12 | 半導体装置とこれを用いた高電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5863157A (ja) |
-
1981
- 1981-10-12 JP JP56162278A patent/JPS5863157A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0337748B2 (ja) | 1991-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2681192B2 (ja) | 電界効果トランジスタ | |
| JP2001102586A (ja) | 高耐圧半導体装置 | |
| US3999210A (en) | FET having a linear impedance characteristic over a wide range of frequency | |
| US4423433A (en) | High-breakdown-voltage resistance element for integrated circuit with a plurality of multilayer, overlapping electrodes | |
| US7741695B2 (en) | Semiconductor device | |
| US3333115A (en) | Field-effect transistor having plural insulated-gate electrodes that vary space-charge voltage as a function of drain voltage | |
| JPS6043693B2 (ja) | 駆動回路 | |
| KR20010060296A (ko) | Ｓｏｉ 반도체장치 및 그 제조방법 | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| JPS5863157A (ja) | 半導体装置とこれを用いた高電圧回路 | |
| US3911466A (en) | Digitally controllable enhanced capacitor | |
| JP2004288873A (ja) | 半導体装置 | |
| JPS6349392B2 (ja) | ||
| JPH0196966A (ja) | 電界効果トランジスタ | |
| JPS58122695A (ja) | 入力過電圧保護回路 | |
| JPS645473B2 (ja) | ||
| JP5395137B2 (ja) | 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧動作回路要素 | |
| JPH0735399Y2 (ja) | 半導体メモリ | |
| JPS5858747A (ja) | Ｍｏｓ型半導体集積回路 | |
| JP3744151B2 (ja) | 論理回路 | |
| JPS5994453A (ja) | オン抵抗を低減した高圧半導体デバイス | |
| JPS6139743B2 (ja) | ||
| JPS6231503B2 (ja) | ||
| JPH0468792B2 (ja) | ||
| JP2867420B2 (ja) | 化合物半導体装置 |