JPS586610A - Controller for transient characteristic of circuit during power feeding - Google Patents

Controller for transient characteristic of circuit during power feeding

Info

Publication number
JPS586610A
JPS586610A JP56105238A JP10523881A JPS586610A JP S586610 A JPS586610 A JP S586610A JP 56105238 A JP56105238 A JP 56105238A JP 10523881 A JP10523881 A JP 10523881A JP S586610 A JPS586610 A JP S586610A
Authority
JP
Japan
Prior art keywords
circuit
impedance
signal line
variable impedance
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56105238A
Other languages
Japanese (ja)
Other versions
JPH0230602B2 (en
Inventor
Nozomi Nagashima
長嶋 望
Nobuhiro Suzuki
信博 鈴木
Yasuo Kominami
小南 靖雄
Kazuo Watanabe
一雄 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Pioneer Corp
Original Assignee
Hitachi Ltd
Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Pioneer Corp, Pioneer Electronic Corp filed Critical Hitachi Ltd
Priority to JP56105238A priority Critical patent/JPS586610A/en
Publication of JPS586610A publication Critical patent/JPS586610A/en
Publication of JPH0230602B2 publication Critical patent/JPH0230602B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/34—Muting amplifier when no signal is present
    • H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To make a noise reduction circuit steady rapidly by minimizing the value of the variable impedance of the noise reduction circuit for a prescribed time after the circuit is powered up. CONSTITUTION:When a power source is put to work, the terminal voltage of the resistance R4 of a time constant circuit 7 rises instantaneously to turn on the transistor (TR) Q7. Then, a current flows from the current source I2 to diodes D3 and D4 through a TRQ9. At time time, the impedance of the signal line 5 of a variable impedance circuit 2 becomes less than the forward impedance of the diodes D3 and D4. Therefore, the coupling capacitor C1 connected in series to the signal line 5 is discharged quickly to obtain a steady state. A prescribed time later, the terminal voltage of the resistance R4 drops to turn off the TRQ7, thus ending transient operation.

Description

【発明の詳細な説明】 本発明は電源投入時における回路装置の過渡特性制御装
置に関し、特にテープノイズリダクションシステムを有
するテープレコーダ装置の電源投入時における過渡特性
制御に好適な制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for controlling transient characteristics of a circuit device when power is turned on, and more particularly to a control device suitable for controlling transient characteristics of a tape recorder device having a tape noise reduction system when power is turned on.

テープレコーダのノイズリダクション方式にはドルビー
ノイズリダクションシステムがあシ、その−システム特
性の態様によってB及びCタイプの両方式がある。これ
ら両方式は共に信号の中高域部のレベルを圧縮して記録
しこれを再生時に伸長して再生信号とするものであり、
両者の相違点はこの中高域部のレベル制御特性である点
が掲げられる。これら両方式の選択更にはドルビーノイ
ズリダクションシステムオ」の選択を可能としたテープ
レコーダにおいては、信号レベルを上記各モード(B及
びCタイプモード、オフモード)に応じて制御する必要
がある。
There is a Dolby noise reduction system as a noise reduction system for tape recorders, and there are both B and C types depending on the system characteristics. Both of these methods compress and record the level of the mid-high range of the signal, and expand this when playing back to make the playback signal.
The difference between the two is the level control characteristics of this mid-high range. In a tape recorder that allows selection of both of these systems and also selection of the Dolby noise reduction system, it is necessary to control the signal level according to each of the above-mentioned modes (B and C type modes, off mode).

第1図はか\るレベル制御回路部の概略ブロック図であ
シ、制御されるべき入力信号はカップリングコンデンサ
 を介してオペアンプ構成の高入力インピーダンスを有
するアンプ1へ印加される。
FIG. 1 is a schematic block diagram of such a level control circuit, in which an input signal to be controlled is applied via a coupling capacitor to an amplifier 1 having a high input impedance configured as an operational amplifier.

このアンプ1の入力信号ライン5とアースとの間すなわ
ちこの入力信号ライン5と並列に可変インピーダンス回
路2が設けられておシ、アンプ1の出力電圧はV/r変
換回路6によシ直流電流に変換されて可変インビーダン
5ス回路2のインピーダンスを入力信号レベルに応じて
制御すると共に、入力信号がないときの初期条件を決め
るべくこのインピーダンス値が上記各動作モードに応じ
て初期設定される。そのために、インピーダンス制御回
路゛3が設けられておシ、これはモートスチッチ4によ
シ選択された基準制御入力(零、E1ボルト)に応じて
可変インピーダンス回路2の初期状態設定のための制御
信号を発生するよう構成されている。そして、カップリ
ングコンデンサC1の信号入力端は所定レベルのバイア
スVrが抵抗R1を介して付与されている。
A variable impedance circuit 2 is provided between the input signal line 5 of this amplifier 1 and the ground, that is, in parallel with this input signal line 5. In order to control the impedance of the variable impedance circuit 2 according to the input signal level, and to determine the initial conditions when there is no input signal, this impedance value is initialized according to each of the above operation modes. For this purpose, an impedance control circuit 3 is provided, which controls the initial state setting of the variable impedance circuit 2 according to the reference control input (zero, E1 volt) selected by the motor switch 4. configured to generate a signal. A bias Vr of a predetermined level is applied to the signal input terminal of the coupling capacitor C1 via a resistor R1.

第2図は可変インピーダンス回路2の1例を示す図であ
シ、ベースが基準電位点VR,及び信号ライン5に夫々
接続された1対のPNP )ランジスタのエミッタは、
各エミッタ抵抗R2e”8をそれぞれ介して共通接続さ
れ、電流源1oが供給されるようになっている。両トラ
ンジスタQ1 s q、のコレクタはダーイオードD1
 e D2を夫々介して共通電位vH,へ接続されてい
る。また、両トランジスタQ1 s QRのコレクタ出
力を夫々ペース入力とする差動対のNPN )ランジス
タQ3yQ4が設けられておシ、との差動対トランジス
タQ8pQ4は入力信号レベルに応じて直流変化された
電流源l!にょシ供給さ′れ、各コレクタ負荷としてト
ランジスタQ6 * Q6よシなるカレントミラー回路
が設けられている。そして、トランジスタQ3のコレク
タとトランジスタQ2のペースすなわち信号ライン5と
が共通接続されてなるものである。
FIG. 2 is a diagram showing an example of the variable impedance circuit 2, in which a pair of PNP transistors whose bases are connected to the reference potential point VR and the signal line 5, respectively, have emitters as shown in FIG.
They are connected in common through each emitter resistor R2e''8, and are supplied with a current source 1o.The collectors of both transistors Q1 and Q1 are connected to a diode D1.
e are connected to the common potential vH through D2, respectively. In addition, a differential pair of NPN transistors Q3yQ4 is provided, each of which uses the collector outputs of both transistors Q1s and QR as pace inputs, and a differential pair of transistors Q8pQ4 receives a DC current that is changed according to the input signal level. Source l! A current mirror circuit such as transistor Q6*Q6 is provided as a collector load for each transistor. The collector of the transistor Q3 and the pace of the transistor Q2, that is, the signal line 5 are commonly connected.

か\る構成において、信号ライン5からこの回路2を見
たインピーダンスZiは、 Z* =R6e Io/ l、        ・・・
・・・・・・・・・・・・(1)と−表わされる。こ\
に、RoはR,=R2=Roである。
In such a configuration, the impedance Zi when looking at this circuit 2 from the signal line 5 is Z* = R6e Io/l, ...
It is expressed as (1). child\
, Ro is R,=R2=Ro.

IOは初期設定された値でアシ、Ilは制御されるべき
入力信号に対応する電流であって無信号時はほぼ零であ
る。従って、電流源Ioの電流値を制御することにより
Ziが変化することになシ、インピーダンス制御回路3
によってこの電流値の初期設定が各動作モードに応じて
なされる。
IO is an initially set value, and Il is a current corresponding to an input signal to be controlled, and is approximately zero when there is no signal. Therefore, by controlling the current value of the current source Io, Zi will not change, and the impedance control circuit 3
The initial setting of this current value is done according to each operation mode.

いま、回路装置の電源が投入された場合を考えると、ア
ンプlの入力インピーダンスは略無限大と見做し得るか
ら、カップリングコンデンサCIへの充電電流が抵抗R
1及び可変インピーダンス回路2を経て流れる。ここで
、ノイズリダクションモードがオフに選択されいる場合
には、可変インピーダンス回路2のインピーダンス値Z
iは極めて低く例えば数lOΩに設定されている。・従
って、この場合にはカップリングコンデンサC1の充電
路の抵抗値は低いために、充電は速やかになされ回路は
しかしながら、ノイズリダクションモードがB又はCタ
イプに選択されている場合には町、変インピーダンス回
路2のインピーダンスZiは数10にΩ乃至数100 
KΩと非常に高く初期設定されている。
Now, if we consider the case where the power of the circuit device is turned on, the input impedance of the amplifier L can be considered to be almost infinite, so the charging current to the coupling capacitor CI is increased by the resistance R.
1 and a variable impedance circuit 2. Here, if the noise reduction mode is selected as off, the impedance value Z of the variable impedance circuit 2
i is set to be extremely low, for example, several lOΩ. - Therefore, in this case, since the resistance value of the charging path of the coupling capacitor C1 is low, the charging is done quickly and the circuit does not change when the noise reduction mode is selected as B or C type. The impedance Zi of the impedance circuit 2 ranges from several tens of Ω to several hundreds of Ω.
It is initially set to a very high value of KΩ.

よって、コンデンサCIの充電路の抵抗値は極めて高く
充電は緩やかになされて過渡状態が長くなり・て不都合
となる。
Therefore, the resistance value of the charging path of the capacitor CI is extremely high, and charging is performed slowly, resulting in a prolonged transient state, which is inconvenient.

本発明の目的は上記欠点を排除すべく電源投入時におけ
る過渡特性制御装置に終了せしめて安定な定常動作へ速
やかに移行し得るようにした過渡特性制御装置を提供す
ることである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a transient characteristic control device which can terminate the transient characteristic control device when the power is turned on and quickly shift to stable steady operation in order to eliminate the above-mentioned drawbacks.

本発明による過渡特性制御装置は、信号ラインに直列挿
入され一端が所定バイアス電圧を付与されたカップリン
グコンデンサと、回路の動作モードに応じてインピーダ
ンスが制御されコンデンサの他端において信号ラインに
並列に挿入された可変インピーダンス手段とを含む装置
を対象とし;その特徴とするところは、電源投入時から
断機期間可変インピーダンス手段のインピーダンスが自
動的に小となるよらにしたことにある。
The transient characteristic control device according to the present invention includes a coupling capacitor that is inserted in series with a signal line and has a predetermined bias voltage applied to one end, and a coupling capacitor that is connected in parallel to the signal line at the other end of the capacitor whose impedance is controlled according to the operating mode of the circuit. The present invention is directed to a device including an inserted variable impedance means; its feature is that the impedance of the variable impedance means is automatically reduced during the disconnection period from the time the power is turned on.

以下に本発明を・図面によシ説明する。The present invention will be explained below with reference to the drawings.

第3図は本発明の一実施例の回路図であり、第1.2図
と同等部分は同一符号によシ示されている。第1,2図
と異なる部分について述べれば、回路電源+VCCによ
シ充電されるコンデンサC2及び抵抗R4よりなる時定
数回路7が設けられており、この時定数回路7の時定数
出力である抵抗R4の端子電圧を検出すべくベースに当
該電圧が印加されたNPN )ランジスタQ7と、この
入力電圧を比較するための基準電圧vR3がベースに接
続されているトランジスタQIOとがエミッタ非違で設
けられている。このトランジスタQ7及びQIOのエミ
ッタとアースとの間に定電流源I2が接続されておシ、
トランジスタQ7のコレクタと回路電源vecとの間に
はPNPトランジスタQ8 r Q9よシなるカレント
ミラー回路が挿入され、トランジスタQ7のコレクタ電
流ヲトランジスタQ8を介してトランジスタQ、へ転送
するようにしている。この転送電流がダイオードD3.
D4を経て可変インピーダンス回路2のトランジスタQ
l、Q2へ流入するよう構成されている。
FIG. 3 is a circuit diagram of an embodiment of the present invention, and parts equivalent to those in FIGS. 1 and 2 are designated by the same reference numerals. 1 and 2, a time constant circuit 7 consisting of a capacitor C2 and a resistor R4, which are charged by the circuit power supply +VCC, is provided, and the time constant output of this time constant circuit 7 is a resistor. In order to detect the terminal voltage of R4, an NPN (NPN) transistor Q7 whose base is applied with the voltage and a transistor QIO whose base is connected to a reference voltage vR3 for comparing this input voltage are provided with different emitters. There is. A constant current source I2 is connected between the emitters of these transistors Q7 and QIO and the ground.
A current mirror circuit including PNP transistors Q8 r Q9 is inserted between the collector of the transistor Q7 and the circuit power supply vec, so that the collector current of the transistor Q7 is transferred to the transistor Q via the transistor Q8. This transfer current flows through the diode D3.
Transistor Q of variable impedance circuit 2 via D4
1, Q2.

他の回路構成については第1,2図のそれと同電源ve
cが投入されると、時定数回路6の抵抗R4の端子電圧
は瞬時にVCCレベルまで上昇しトランジスタQ7をオ
ンにしトランジスタQIOをオフにする。よって、電流
源■2の電流がトランジスタQ9よシダイオードD3 
y D4へ流入する。この時の可変インピーダンス回路
2の信号ライン5から見たインピーダンスz、/は、 !o十l2 zi’= (Ro/”e 戸−一一一+++・+++、
(21工1 となる。Ro== R1==−であシ、roはダイオー
ドD3 + D4の順方向インピーダンスでちって、次
式で尚、■2はmaとする。従って、等測的に可変イン
ピーダンス回路2にr。なるインピーダンスが並列挿入
されたことにな!D (2) 、 (31式よシ!2が
増加する程2、/が小1なるから、この時zL′をでき
るだけ小にすなわち略最小値になるように電流源!、の
電流値を選定しておけば、カップリングコンデンサC1
への過渡時の充電時定数は最小とすることができ、よっ
てスイッチ4による動作モードの選定如何にか\わらず
回路を速やかに定常状態へ移行せしめることが可能とな
る。換言すれば、可変インピーダンス回路2のインピー
ダンスを自動的に所定期間小に制御するようにして過渡
状態を速やかに終了せしめたものである。
The other circuit configurations are the same as those in Figures 1 and 2.
When c is turned on, the terminal voltage of resistor R4 of time constant circuit 6 instantly rises to the VCC level, turning on transistor Q7 and turning off transistor QIO. Therefore, the current of current source 2 flows from transistor Q9 to diode D3.
y Flows into D4. At this time, the impedance z, / as seen from the signal line 5 of the variable impedance circuit 2 is ! o112 zi'= (Ro/"e door-111+++・+++,
(21 hours 1. Ro== R1==-, ro is the forward impedance of the diode D3 + D4, and in the following equation, 2 is ma. Therefore, isometrically An impedance of r is inserted in parallel to the variable impedance circuit 2!D (2) If the current value of the current source is selected so that it has approximately the minimum value, then the coupling capacitor C1
The charging time constant during the transition to can be minimized, and therefore, regardless of the selection of the operating mode by the switch 4, it is possible to quickly bring the circuit to the steady state. In other words, the impedance of the variable impedance circuit 2 is automatically controlled to be small for a predetermined period of time, thereby quickly ending the transient state.

所定時間後に抵抗R4の電圧が低下してvR3よシ低く
なるとトランジスタQ7がオフになりトランジスタQI
Oがオフとなシ、電流値!2は可変インピーダンス回路
2へは流入しなくなシ、並列挿入されたインピーダンス
r、は活性状態から非活性化されて定常状態へ復帰する
ものである。従って、時定数回路6の時定数を適当に選
定すれば、回路が安定になるまでに必要な期間可変イン
ピーダンス回路2を含む信号ライン5に並列なインピー
ダンスを強制的に外部よ多制御して小なるインピーダン
スとすることができる。
After a predetermined time, when the voltage of resistor R4 decreases and becomes lower than vR3, transistor Q7 is turned off and transistor QI
When O is off, the current value! 2 no longer flows into the variable impedance circuit 2, and the impedance r inserted in parallel is deactivated from the active state and returns to the steady state. Therefore, if the time constant of the time constant circuit 6 is appropriately selected, the impedance parallel to the signal line 5 including the variable impedance circuit 2 can be forcibly controlled externally for a period necessary until the circuit becomes stable. The impedance can be set as follows.

このように、本発明によれば可変インピーダンス回路を
含む並列インピーダンスを電源投入と同時に一定期間小
なる値に強制的に制御するものであるから、このインピ
ーダンスにより充電される大容量のカップリングコンデ
ンサの充電を早め、回路の過渡動作を速やかに終了せし
めることができる。
As described above, according to the present invention, the parallel impedance including the variable impedance circuit is forcibly controlled to a small value for a certain period of time at the same time as the power is turned on, so that the large capacity coupling capacitor charged by this impedance can be Charging can be accelerated and transient operation of the circuit can be quickly terminated.

上記における回路構成は図示の例に限定されるものでも
なく、またテープレコーダのノイズリダクションシステ
ム回路に限定されることもない。
The circuit configuration described above is not limited to the illustrated example, nor is it limited to the noise reduction system circuit of a tape recorder.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はドルビーノイズリダクショイシステムを有する
テープレコーダの1部回路図、第2図は第1図の可変イ
ンピーダンス回路の具体例を示す図、第3図は本発明の
一実施例の回路図である。 主要部分の符号の説明 2・・・可変インピーダンス回路 3・・・インピーダンス制御回路 4・・・モードスイッチ 5・・・信号ライン 7・・・時定数回路 C1・・・カップリングコンデンサ Q7・・・電源投入検出用トランジスタ代理人  弁理
士 藤村元彦 幕/口 r L2図
Fig. 1 is a partial circuit diagram of a tape recorder having a Dolby noise reduction system, Fig. 2 is a diagram showing a specific example of the variable impedance circuit shown in Fig. 1, and Fig. 3 is a circuit diagram of an embodiment of the present invention. It is. Explanation of symbols of main parts 2... Variable impedance circuit 3... Impedance control circuit 4... Mode switch 5... Signal line 7... Time constant circuit C1... Coupling capacitor Q7... Transistor representative for power-on detection Patent attorney Motohiko Fujimura Maku/Kuchi r L2 diagram

Claims (3)

【特許請求の範囲】[Claims] (1)信号ラインに直列挿入され一端が所定バイアス電
圧を付与されたカップリングコンデンサと、回路の各動
作モードに応じてインピーダンスが初期設定され前記コ
ンデンサの他端において信号ラインに並列に挿入された
可変インピーダンス手段とを含む回路装置の電源投入時
における過渡特性制御装置であって、前記可変インピー
ダンス手段のインピーダンスが電源投入時から所定期間
自動的に小となるように構成されてなる装置。
(1) A coupling capacitor that is inserted in series with the signal line and has a predetermined bias voltage applied to one end, and a coupling capacitor whose impedance is initially set according to each operating mode of the circuit and which is inserted in parallel to the signal line at the other end of the capacitor. A device for controlling transient characteristics of a circuit device when the power is turned on, including a variable impedance means, the device being configured such that the impedance of the variable impedance means automatically becomes small for a predetermined period from the time the power is turned on.
(2)  前記可変インピーダンス手段に等測的に並列
に他のインピーダンス手段が前記期間自動的に挿入され
るように構成されてなる特許請求の範囲第1項記載の装
置。
(2) The apparatus according to claim 1, wherein another impedance means is automatically inserted isometrically in parallel with said variable impedance means during said period.
(3)電源投入によシ充電される時定数回路と、この時
定数回路の出力が所定レベルに達するまでの間前記他の
インピーダンス手段を活性化する手段とを有してなる特
許請求の範囲第1項又は第2項記載の装置。
(3) Claims comprising: a time constant circuit that is charged when the power is turned on; and means for activating the other impedance means until the output of the time constant circuit reaches a predetermined level. The device according to item 1 or 2.
JP56105238A 1981-07-06 1981-07-06 Controller for transient characteristic of circuit during power feeding Granted JPS586610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56105238A JPS586610A (en) 1981-07-06 1981-07-06 Controller for transient characteristic of circuit during power feeding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56105238A JPS586610A (en) 1981-07-06 1981-07-06 Controller for transient characteristic of circuit during power feeding

Publications (2)

Publication Number Publication Date
JPS586610A true JPS586610A (en) 1983-01-14
JPH0230602B2 JPH0230602B2 (en) 1990-07-09

Family

ID=14402064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56105238A Granted JPS586610A (en) 1981-07-06 1981-07-06 Controller for transient characteristic of circuit during power feeding

Country Status (1)

Country Link
JP (1) JPS586610A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4919189A (en) * 1987-09-21 1990-04-24 Ryobi Ltd. Method of forming as-cast holes by using cores, and apparatus for practicing the method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4919189A (en) * 1987-09-21 1990-04-24 Ryobi Ltd. Method of forming as-cast holes by using cores, and apparatus for practicing the method

Also Published As

Publication number Publication date
JPH0230602B2 (en) 1990-07-09

Similar Documents

Publication Publication Date Title
US4779037A (en) Dual input low dropout voltage regulator
US4935703A (en) Low bias, high slew rate operational amplifier
JP3192295B2 (en) Optical receiver
US5812028A (en) Audio signal amplifier circuit and a portable acoustic apparatus using the same
JP2533201B2 (en) AM detection circuit
US4737696A (en) Actuator drive circuit
JP3127878B2 (en) Clamp circuit
JPH0230602B2 (en)
JPH0130323B2 (en)
CN100428103C (en) automatic power controller
JP3443591B2 (en) Coil load drive circuit
JP3670446B2 (en) Stabilized power circuit
JPH09105763A (en) Comparator circuit
JP2514964B2 (en) Sample hold circuit
JPS6376493A (en) Laser diode drive circuit
GB2217540A (en) Automatic biassing of amplifiers
JP3414899B2 (en) Audio signal amplifier circuit and audio equipment using the same
JP3208915B2 (en) Reproducing circuit for magnetic head
JPH0348683B2 (en)
JP2604497B2 (en) Multiple output power supply circuit
JPH0413695Y2 (en)
JP3530326B2 (en) Amplifier
JPH0513047Y2 (en)
JPH0315844B2 (en)
JP2002033626A (en) Amplifier circuit