JPS586610A - 電源投入時における回路の過渡特性制御装置 - Google Patents
電源投入時における回路の過渡特性制御装置Info
- Publication number
- JPS586610A JPS586610A JP56105238A JP10523881A JPS586610A JP S586610 A JPS586610 A JP S586610A JP 56105238 A JP56105238 A JP 56105238A JP 10523881 A JP10523881 A JP 10523881A JP S586610 A JPS586610 A JP S586610A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- signal line
- variable impedance
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電源投入時における回路装置の過渡特性制御装
置に関し、特にテープノイズリダクションシステムを有
するテープレコーダ装置の電源投入時における過渡特性
制御に好適な制御装置に関する。
置に関し、特にテープノイズリダクションシステムを有
するテープレコーダ装置の電源投入時における過渡特性
制御に好適な制御装置に関する。
テープレコーダのノイズリダクション方式にはドルビー
ノイズリダクションシステムがあシ、その−システム特
性の態様によってＢ及びＣタイプの両方式がある。これ
ら両方式は共に信号の中高域部のレベルを圧縮して記録
しこれを再生時に伸長して再生信号とするものであり、
両者の相違点はこの中高域部のレベル制御特性である点
が掲げられる。これら両方式の選択更にはドルビーノイ
ズリダクションシステムオ」の選択を可能としたテープ
レコーダにおいては、信号レベルを上記各モード（Ｂ及
びＣタイプモード、オフモード）に応じて制御する必要
がある。
ノイズリダクションシステムがあシ、その−システム特
性の態様によってＢ及びＣタイプの両方式がある。これ
ら両方式は共に信号の中高域部のレベルを圧縮して記録
しこれを再生時に伸長して再生信号とするものであり、
両者の相違点はこの中高域部のレベル制御特性である点
が掲げられる。これら両方式の選択更にはドルビーノイ
ズリダクションシステムオ」の選択を可能としたテープ
レコーダにおいては、信号レベルを上記各モード（Ｂ及
びＣタイプモード、オフモード）に応じて制御する必要
がある。
第１図はか＼るレベル制御回路部の概略ブロック図であ
シ、制御されるべき入力信号はカップリングコンデンサ
を介してオペアンプ構成の高入力インピーダンスを有
するアンプ１へ印加される。
シ、制御されるべき入力信号はカップリングコンデンサ
を介してオペアンプ構成の高入力インピーダンスを有
するアンプ１へ印加される。
このアンプ１の入力信号ライン５とアースとの間すなわ
ちこの入力信号ライン５と並列に可変インピーダンス回
路２が設けられておシ、アンプ１の出力電圧はＶ／ｒ変
換回路６によシ直流電流に変換されて可変インビーダン
５ス回路２のインピーダンスを入力信号レベルに応じて
制御すると共に、入力信号がないときの初期条件を決め
るべくこのインピーダンス値が上記各動作モードに応じ
て初期設定される。そのために、インピーダンス制御回
路゛３が設けられておシ、これはモートスチッチ４によ
シ選択された基準制御入力（零、Ｅ１ボルト）に応じて
可変インピーダンス回路２の初期状態設定のための制御
信号を発生するよう構成されている。そして、カップリ
ングコンデンサＣ１の信号入力端は所定レベルのバイア
スＶｒが抵抗Ｒ１を介して付与されている。
ちこの入力信号ライン５と並列に可変インピーダンス回
路２が設けられておシ、アンプ１の出力電圧はＶ／ｒ変
換回路６によシ直流電流に変換されて可変インビーダン
５ス回路２のインピーダンスを入力信号レベルに応じて
制御すると共に、入力信号がないときの初期条件を決め
るべくこのインピーダンス値が上記各動作モードに応じ
て初期設定される。そのために、インピーダンス制御回
路゛３が設けられておシ、これはモートスチッチ４によ
シ選択された基準制御入力（零、Ｅ１ボルト）に応じて
可変インピーダンス回路２の初期状態設定のための制御
信号を発生するよう構成されている。そして、カップリ
ングコンデンサＣ１の信号入力端は所定レベルのバイア
スＶｒが抵抗Ｒ１を介して付与されている。
第２図は可変インピーダンス回路２の１例を示す図であ
シ、ベースが基準電位点ＶＲ，及び信号ライン５に夫々
接続された１対のＰＮＰ ）ランジスタのエミッタは、
各エミッタ抵抗Ｒ２ｅ”８をそれぞれ介して共通接続さ
れ、電流源１ｏが供給されるようになっている。両トラ
ンジスタＱ１ ｓ ｑ、のコレクタはダーイオードＤ１
ｅ Ｄ２を夫々介して共通電位ｖＨ，へ接続されてい
る。また、両トランジスタＱ１ ｓ ＱＲのコレクタ出
力を夫々ペース入力とする差動対のＮＰＮ ）ランジス
タＱ３ｙＱ４が設けられておシ、との差動対トランジス
タＱ８ｐＱ４は入力信号レベルに応じて直流変化された
電流源ｌ！にょシ供給さ′れ、各コレクタ負荷としてト
ランジスタＱ６ ＊ Ｑ６よシなるカレントミラー回路
が設けられている。そして、トランジスタＱ３のコレク
タとトランジスタＱ２のペースすなわち信号ライン５と
が共通接続されてなるものである。
シ、ベースが基準電位点ＶＲ，及び信号ライン５に夫々
接続された１対のＰＮＰ ）ランジスタのエミッタは、
各エミッタ抵抗Ｒ２ｅ”８をそれぞれ介して共通接続さ
れ、電流源１ｏが供給されるようになっている。両トラ
ンジスタＱ１ ｓ ｑ、のコレクタはダーイオードＤ１
ｅ Ｄ２を夫々介して共通電位ｖＨ，へ接続されてい
る。また、両トランジスタＱ１ ｓ ＱＲのコレクタ出
力を夫々ペース入力とする差動対のＮＰＮ ）ランジス
タＱ３ｙＱ４が設けられておシ、との差動対トランジス
タＱ８ｐＱ４は入力信号レベルに応じて直流変化された
電流源ｌ！にょシ供給さ′れ、各コレクタ負荷としてト
ランジスタＱ６ ＊ Ｑ６よシなるカレントミラー回路
が設けられている。そして、トランジスタＱ３のコレク
タとトランジスタＱ２のペースすなわち信号ライン５と
が共通接続されてなるものである。
か＼る構成において、信号ライン５からこの回路２を見
たインピーダンスＺｉは、 Ｚ＊ ＝Ｒ６ｅ Ｉｏ／ ｌ、 ・・・
・・・・・・・・・・・・（１）と−表わされる。こ＼
に、ＲｏはＲ，＝Ｒ２＝Ｒｏである。
たインピーダンスＺｉは、 Ｚ＊ ＝Ｒ６ｅ Ｉｏ／ ｌ、 ・・・
・・・・・・・・・・・・（１）と−表わされる。こ＼
に、ＲｏはＲ，＝Ｒ２＝Ｒｏである。
ＩＯは初期設定された値でアシ、Ｉｌは制御されるべき
入力信号に対応する電流であって無信号時はほぼ零であ
る。従って、電流源Ｉｏの電流値を制御することにより
Ｚｉが変化することになシ、インピーダンス制御回路３
によってこの電流値の初期設定が各動作モードに応じて
なされる。
入力信号に対応する電流であって無信号時はほぼ零であ
る。従って、電流源Ｉｏの電流値を制御することにより
Ｚｉが変化することになシ、インピーダンス制御回路３
によってこの電流値の初期設定が各動作モードに応じて
なされる。
いま、回路装置の電源が投入された場合を考えると、ア
ンプｌの入力インピーダンスは略無限大と見做し得るか
ら、カップリングコンデンサＣＩへの充電電流が抵抗Ｒ
１及び可変インピーダンス回路２を経て流れる。ここで
、ノイズリダクションモードがオフに選択されいる場合
には、可変インピーダンス回路２のインピーダンス値Ｚ
ｉは極めて低く例えば数ｌＯΩに設定されている。・従
って、この場合にはカップリングコンデンサＣ１の充電
路の抵抗値は低いために、充電は速やかになされ回路は
しかしながら、ノイズリダクションモードがＢ又はＣタ
イプに選択されている場合には町、変インピーダンス回
路２のインピーダンスＺｉは数１０にΩ乃至数１００
ＫΩと非常に高く初期設定されている。
ンプｌの入力インピーダンスは略無限大と見做し得るか
ら、カップリングコンデンサＣＩへの充電電流が抵抗Ｒ
１及び可変インピーダンス回路２を経て流れる。ここで
、ノイズリダクションモードがオフに選択されいる場合
には、可変インピーダンス回路２のインピーダンス値Ｚ
ｉは極めて低く例えば数ｌＯΩに設定されている。・従
って、この場合にはカップリングコンデンサＣ１の充電
路の抵抗値は低いために、充電は速やかになされ回路は
しかしながら、ノイズリダクションモードがＢ又はＣタ
イプに選択されている場合には町、変インピーダンス回
路２のインピーダンスＺｉは数１０にΩ乃至数１００
ＫΩと非常に高く初期設定されている。
よって、コンデンサＣＩの充電路の抵抗値は極めて高く
充電は緩やかになされて過渡状態が長くなり・て不都合
となる。
充電は緩やかになされて過渡状態が長くなり・て不都合
となる。
本発明の目的は上記欠点を排除すべく電源投入時におけ
る過渡特性制御装置に終了せしめて安定な定常動作へ速
やかに移行し得るようにした過渡特性制御装置を提供す
ることである。
る過渡特性制御装置に終了せしめて安定な定常動作へ速
やかに移行し得るようにした過渡特性制御装置を提供す
ることである。
本発明による過渡特性制御装置は、信号ラインに直列挿
入され一端が所定バイアス電圧を付与されたカップリン
グコンデンサと、回路の動作モードに応じてインピーダ
ンスが制御されコンデンサの他端において信号ラインに
並列に挿入された可変インピーダンス手段とを含む装置
を対象とし；その特徴とするところは、電源投入時から
断機期間可変インピーダンス手段のインピーダンスが自
動的に小となるよらにしたことにある。
入され一端が所定バイアス電圧を付与されたカップリン
グコンデンサと、回路の動作モードに応じてインピーダ
ンスが制御されコンデンサの他端において信号ラインに
並列に挿入された可変インピーダンス手段とを含む装置
を対象とし；その特徴とするところは、電源投入時から
断機期間可変インピーダンス手段のインピーダンスが自
動的に小となるよらにしたことにある。
以下に本発明を・図面によシ説明する。
第３図は本発明の一実施例の回路図であり、第１．２図
と同等部分は同一符号によシ示されている。第１，２図
と異なる部分について述べれば、回路電源＋ＶＣＣによ
シ充電されるコンデンサＣ２及び抵抗Ｒ４よりなる時定
数回路７が設けられており、この時定数回路７の時定数
出力である抵抗Ｒ４の端子電圧を検出すべくベースに当
該電圧が印加されたＮＰＮ ）ランジスタＱ７と、この
入力電圧を比較するための基準電圧ｖＲ３がベースに接
続されているトランジスタＱＩＯとがエミッタ非違で設
けられている。このトランジスタＱ７及びＱＩＯのエミ
ッタとアースとの間に定電流源Ｉ２が接続されておシ、
トランジスタＱ７のコレクタと回路電源ｖｅｃとの間に
はＰＮＰトランジスタＱ８ ｒ Ｑ９よシなるカレント
ミラー回路が挿入され、トランジスタＱ７のコレクタ電
流ヲトランジスタＱ８を介してトランジスタＱ、へ転送
するようにしている。この転送電流がダイオードＤ３．
Ｄ４を経て可変インピーダンス回路２のトランジスタＱ
ｌ、Ｑ２へ流入するよう構成されている。
と同等部分は同一符号によシ示されている。第１，２図
と異なる部分について述べれば、回路電源＋ＶＣＣによ
シ充電されるコンデンサＣ２及び抵抗Ｒ４よりなる時定
数回路７が設けられており、この時定数回路７の時定数
出力である抵抗Ｒ４の端子電圧を検出すべくベースに当
該電圧が印加されたＮＰＮ ）ランジスタＱ７と、この
入力電圧を比較するための基準電圧ｖＲ３がベースに接
続されているトランジスタＱＩＯとがエミッタ非違で設
けられている。このトランジスタＱ７及びＱＩＯのエミ
ッタとアースとの間に定電流源Ｉ２が接続されておシ、
トランジスタＱ７のコレクタと回路電源ｖｅｃとの間に
はＰＮＰトランジスタＱ８ ｒ Ｑ９よシなるカレント
ミラー回路が挿入され、トランジスタＱ７のコレクタ電
流ヲトランジスタＱ８を介してトランジスタＱ、へ転送
するようにしている。この転送電流がダイオードＤ３．
Ｄ４を経て可変インピーダンス回路２のトランジスタＱ
ｌ、Ｑ２へ流入するよう構成されている。
他の回路構成については第１，２図のそれと同電源ｖｅ
ｃが投入されると、時定数回路６の抵抗Ｒ４の端子電圧
は瞬時にＶＣＣレベルまで上昇しトランジスタＱ７をオ
ンにしトランジスタＱＩＯをオフにする。よって、電流
源■２の電流がトランジスタＱ９よシダイオードＤ３
ｙ Ｄ４へ流入する。この時の可変インピーダンス回路
２の信号ライン５から見たインピーダンスｚ、／は、 ！ｏ十ｌ２ ｚｉ’＝ （Ｒｏ／”ｅ 戸−一一一＋＋＋・＋＋＋、
（２１工１ となる。Ｒｏ＝＝ Ｒ１＝＝−であシ、ｒｏはダイオー
ドＤ３ ＋ Ｄ４の順方向インピーダンスでちって、次
式で尚、■２はｍａとする。従って、等測的に可変イン
ピーダンス回路２にｒ。なるインピーダンスが並列挿入
されたことにな！Ｄ （２） 、 （３１式よシ！２が
増加する程２、／が小１なるから、この時ｚＬ′をでき
るだけ小にすなわち略最小値になるように電流源！、の
電流値を選定しておけば、カップリングコンデンサＣ１
への過渡時の充電時定数は最小とすることができ、よっ
てスイッチ４による動作モードの選定如何にか＼わらず
回路を速やかに定常状態へ移行せしめることが可能とな
る。換言すれば、可変インピーダンス回路２のインピー
ダンスを自動的に所定期間小に制御するようにして過渡
状態を速やかに終了せしめたものである。
ｃが投入されると、時定数回路６の抵抗Ｒ４の端子電圧
は瞬時にＶＣＣレベルまで上昇しトランジスタＱ７をオ
ンにしトランジスタＱＩＯをオフにする。よって、電流
源■２の電流がトランジスタＱ９よシダイオードＤ３
ｙ Ｄ４へ流入する。この時の可変インピーダンス回路
２の信号ライン５から見たインピーダンスｚ、／は、 ！ｏ十ｌ２ ｚｉ’＝ （Ｒｏ／”ｅ 戸−一一一＋＋＋・＋＋＋、
（２１工１ となる。Ｒｏ＝＝ Ｒ１＝＝−であシ、ｒｏはダイオー
ドＤ３ ＋ Ｄ４の順方向インピーダンスでちって、次
式で尚、■２はｍａとする。従って、等測的に可変イン
ピーダンス回路２にｒ。なるインピーダンスが並列挿入
されたことにな！Ｄ （２） 、 （３１式よシ！２が
増加する程２、／が小１なるから、この時ｚＬ′をでき
るだけ小にすなわち略最小値になるように電流源！、の
電流値を選定しておけば、カップリングコンデンサＣ１
への過渡時の充電時定数は最小とすることができ、よっ
てスイッチ４による動作モードの選定如何にか＼わらず
回路を速やかに定常状態へ移行せしめることが可能とな
る。換言すれば、可変インピーダンス回路２のインピー
ダンスを自動的に所定期間小に制御するようにして過渡
状態を速やかに終了せしめたものである。
所定時間後に抵抗Ｒ４の電圧が低下してｖＲ３よシ低く
なるとトランジスタＱ７がオフになりトランジスタＱＩ
Ｏがオフとなシ、電流値！２は可変インピーダンス回路
２へは流入しなくなシ、並列挿入されたインピーダンス
ｒ、は活性状態から非活性化されて定常状態へ復帰する
ものである。従って、時定数回路６の時定数を適当に選
定すれば、回路が安定になるまでに必要な期間可変イン
ピーダンス回路２を含む信号ライン５に並列なインピー
ダンスを強制的に外部よ多制御して小なるインピーダン
スとすることができる。
なるとトランジスタＱ７がオフになりトランジスタＱＩ
Ｏがオフとなシ、電流値！２は可変インピーダンス回路
２へは流入しなくなシ、並列挿入されたインピーダンス
ｒ、は活性状態から非活性化されて定常状態へ復帰する
ものである。従って、時定数回路６の時定数を適当に選
定すれば、回路が安定になるまでに必要な期間可変イン
ピーダンス回路２を含む信号ライン５に並列なインピー
ダンスを強制的に外部よ多制御して小なるインピーダン
スとすることができる。
このように、本発明によれば可変インピーダンス回路を
含む並列インピーダンスを電源投入と同時に一定期間小
なる値に強制的に制御するものであるから、このインピ
ーダンスにより充電される大容量のカップリングコンデ
ンサの充電を早め、回路の過渡動作を速やかに終了せし
めることができる。
含む並列インピーダンスを電源投入と同時に一定期間小
なる値に強制的に制御するものであるから、このインピ
ーダンスにより充電される大容量のカップリングコンデ
ンサの充電を早め、回路の過渡動作を速やかに終了せし
めることができる。
上記における回路構成は図示の例に限定されるものでも
なく、またテープレコーダのノイズリダクションシステ
ム回路に限定されることもない。
なく、またテープレコーダのノイズリダクションシステ
ム回路に限定されることもない。
第１図はドルビーノイズリダクショイシステムを有する
テープレコーダの１部回路図、第２図は第１図の可変イ
ンピーダンス回路の具体例を示す図、第３図は本発明の
一実施例の回路図である。 主要部分の符号の説明 ２・・・可変インピーダンス回路 ３・・・インピーダンス制御回路 ４・・・モードスイッチ ５・・・信号ライン ７・・・時定数回路 Ｃ１・・・カップリングコンデンサ Ｑ７・・・電源投入検出用トランジスタ代理人 弁理
士 藤村元彦 幕／口 ｒ Ｌ２図
テープレコーダの１部回路図、第２図は第１図の可変イ
ンピーダンス回路の具体例を示す図、第３図は本発明の
一実施例の回路図である。 主要部分の符号の説明 ２・・・可変インピーダンス回路 ３・・・インピーダンス制御回路 ４・・・モードスイッチ ５・・・信号ライン ７・・・時定数回路 Ｃ１・・・カップリングコンデンサ Ｑ７・・・電源投入検出用トランジスタ代理人 弁理
士 藤村元彦 幕／口 ｒ Ｌ２図
Claims (3)
- （１）信号ラインに直列挿入され一端が所定バイアス電
圧を付与されたカップリングコンデンサと、回路の各動
作モードに応じてインピーダンスが初期設定され前記コ
ンデンサの他端において信号ラインに並列に挿入された
可変インピーダンス手段とを含む回路装置の電源投入時
における過渡特性制御装置であって、前記可変インピー
ダンス手段のインピーダンスが電源投入時から所定期間
自動的に小となるように構成されてなる装置。 - （２） 前記可変インピーダンス手段に等測的に並列
に他のインピーダンス手段が前記期間自動的に挿入され
るように構成されてなる特許請求の範囲第１項記載の装
置。 - （３）電源投入によシ充電される時定数回路と、この時
定数回路の出力が所定レベルに達するまでの間前記他の
インピーダンス手段を活性化する手段とを有してなる特
許請求の範囲第１項又は第２項記載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105238A JPS586610A (ja) | 1981-07-06 | 1981-07-06 | 電源投入時における回路の過渡特性制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105238A JPS586610A (ja) | 1981-07-06 | 1981-07-06 | 電源投入時における回路の過渡特性制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS586610A true JPS586610A (ja) | 1983-01-14 |
| JPH0230602B2 JPH0230602B2 (ja) | 1990-07-09 |
Family
ID=14402064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105238A Granted JPS586610A (ja) | 1981-07-06 | 1981-07-06 | 電源投入時における回路の過渡特性制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586610A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4919189A (en) * | 1987-09-21 | 1990-04-24 | Ryobi Ltd. | Method of forming as-cast holes by using cores, and apparatus for practicing the method |
-
1981
- 1981-07-06 JP JP56105238A patent/JPS586610A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4919189A (en) * | 1987-09-21 | 1990-04-24 | Ryobi Ltd. | Method of forming as-cast holes by using cores, and apparatus for practicing the method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0230602B2 (ja) | 1990-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4779037A (en) | Dual input low dropout voltage regulator | |
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| JP3192295B2 (ja) | 光受信装置 | |
| JPS586610A (ja) | 電源投入時における回路の過渡特性制御装置 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US4737696A (en) | Actuator drive circuit | |
| JP3127878B2 (ja) | クランプ回路 | |
| JPH0130323B2 (ja) | ||
| CN100428103C (zh) | 自动功率控制器 | |
| JP3443591B2 (ja) | コイル負荷駆動回路 | |
| JP3670446B2 (ja) | 安定化電源回路 | |
| JP2514964B2 (ja) | サンプル・ホ−ルド回路 | |
| JPS6376493A (ja) | レ−ザダイオ−ド駆動回路 | |
| GB2217540A (en) | Automatic biassing of amplifiers | |
| JP3414899B2 (ja) | オーディオ信号増幅回路およびこれを用いた音響機器 | |
| JP3208915B2 (ja) | 磁気ヘッド用再生回路 | |
| JPH0348683B2 (ja) | ||
| JP2604497B2 (ja) | 複数出力電源回路 | |
| JPH0413695Y2 (ja) | ||
| JP3530326B2 (ja) | 増幅装置 | |
| JPH0513047Y2 (ja) | ||
| JPH0315844B2 (ja) | ||
| JP2002033626A (ja) | 増幅回路 | |
| JP2000174601A (ja) | 容量性負荷の駆動回路 | |
| JPH01180021A (ja) | 充電回路 |