JPS5866878U - ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 - Google Patents

ゲ−トタ−ンオフサイリスタのゲ−ト制御回路

Info

Publication number
JPS5866878U
JPS5866878U JP15986181U JP15986181U JPS5866878U JP S5866878 U JPS5866878 U JP S5866878U JP 15986181 U JP15986181 U JP 15986181U JP 15986181 U JP15986181 U JP 15986181U JP S5866878 U JPS5866878 U JP S5866878U
Authority
JP
Japan
Prior art keywords
gate
thyristor
turn
gate turn
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15986181U
Other languages
English (en)
Inventor
康夫 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP15986181U priority Critical patent/JPS5866878U/ja
Publication of JPS5866878U publication Critical patent/JPS5866878U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第1図及び第2図は従来のゲート制御回路図、第3図は
従来回路におけるダイオードD□の取付構造図、第4図
は本考案の一実施例を示す回路図   −である。 THM・・・・・・主GTOサイリスタ、TH8・・・
・・・補助GTOサイリスク、GoN・・・・・・オン
ゲート回路、     GoFF−・・・・・オフゲー
ト回路。

Claims (2)

    【実用新案登録請求の範囲】
  1. (1)主スィッチにされる第1のゲートターンオフサイ
    リスクと、このサイリスクのオンゲート電流を供給する
    補助スイッチにされる第2のゲートターンオフサイリス
    タとを備える増幅ゲート形ゲートターンオフサイリスタ
    において、上記第2のゲートターンオフサイリスタのカ
    ソード−に負電位側が接続され正電位出力側が該サイリ
    スタのゲートに接続されるオンゲート回路と、上記第1
    のゲートターンオフサイリスタのカソードに正電位側が
    接続され負電位出力側が該サイリスタのゲートに接続さ
    れた第1のオフゲート回路と、上記第2のゲートターン
    オフサイリスタのカソードに正電位側が接続され負電位
    出力側が該サイリスタのゲートに接続された第2のオフ
    ゲート回路とを備えたことを特徴とするゲートターンオ
    フサイリスタのゲート制御回路。
  2. (2)実用新案登録請求の範囲第1項において、上記第
    2のオフゲート回路は、上記オンデー1〜回路の正電位
    出力側と上記第2のゲートターンオフサイリスタのゲー
    ト間に設けた抵抗と該抵抗に並列接続したダイオード及
    びコンデンサと該コンデンサ両端を該第2のゲートター
    ンオフサイリスタのゲート・カソード間に接続できるス
    イッチとから成るゲートターンオフサイリスタのゲート
    制御回路。
JP15986181U 1981-10-27 1981-10-27 ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 Pending JPS5866878U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15986181U JPS5866878U (ja) 1981-10-27 1981-10-27 ゲ−トタ−ンオフサイリスタのゲ−ト制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15986181U JPS5866878U (ja) 1981-10-27 1981-10-27 ゲ−トタ−ンオフサイリスタのゲ−ト制御回路

Publications (1)

Publication Number Publication Date
JPS5866878U true JPS5866878U (ja) 1983-05-07

Family

ID=29952300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15986181U Pending JPS5866878U (ja) 1981-10-27 1981-10-27 ゲ−トタ−ンオフサイリスタのゲ−ト制御回路

Country Status (1)

Country Link
JP (1) JPS5866878U (ja)

Similar Documents

Publication Publication Date Title
JPS5875490U (ja) Gtoの保護回路
JPS60144327U (ja) Gtoゲ−ト回路の電源
JPS60129730U (ja) ゲ−トタ−ンオフサイリスタのゲ−ト回路
JPS6017038U (ja) Gtoのゲ−ト回路
JPS5927477U (ja) ゲ−トタ−ンオフサイリスタの遮断能力選別回路
JPS5934496U (ja) インバ−タの保護回路
JPS59126314U (ja) 電源回路
JPS593634U (ja) 増幅ゲ−ト形ゲ−トタ−ンオフサイリスタのゲ−ト回路
JPS606329U (ja) 電力増幅器の保護回路
JPS5892888U (ja) サイリスタのスナバ回路
JPS599643U (ja) ゲ−トタ−ンオフサイリスタのゲ−ト装置
JPS5863885U (ja) ゲ−ト制御半導体素子の点弧損失低減回路
JPS60190134U (ja) 過電流検知器
JPS59157336U (ja) ゲ−トタ−ンオフサイリスタのスナバ回路
JPS6030638U (ja) Gtoサイリスタのゲ−ト制御回路
JPS5815487U (ja) ゲ−トタ−ンオフサイリスタのゲ−ト駆動回路
JPS5870086U (ja) ゲ−トタ−ンオフ・サイリスタのドライブ回路
JPS5828590U (ja) ゲ−トタ−ンオフ・サイリスタの制御回路
JPS59126585U (ja) ゲ−トタ−ンオフサイリスタの過電流保護回路
JPS6044484U (ja) Gtoサイリスタのゲ−ト回路実装構造
JPS5866735U (ja) 半導体開閉装置
JPS58147019U (ja) 電源保護回路
JPS58109323U (ja) パワ−トランジスタの保護回路
JPS60109339U (ja) 増幅ゲ−ト構造ゲ−トタ−ンオフサイリスタ
JPS5887484U (ja) Gtoサイリスタのゲ−ト回路