JPS5870309A - 制御値調整方式 - Google Patents
制御値調整方式Info
- Publication number
- JPS5870309A JPS5870309A JP16723181A JP16723181A JPS5870309A JP S5870309 A JPS5870309 A JP S5870309A JP 16723181 A JP16723181 A JP 16723181A JP 16723181 A JP16723181 A JP 16723181A JP S5870309 A JPS5870309 A JP S5870309A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- value
- target value
- output
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
- G05B15/02—Systems controlled by a computer electric
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は制御値調整技術に関する。
従来、たとえばプログラマブル電圧発生器においてデジ
タル−アナログ変換器の調整を行う場合。
タル−アナログ変換器の調整を行う場合。
デジタル−アナログ変換器に接続した可変抵抗を用いて
オフセットおよびゲインの調整を行っている。
オフセットおよびゲインの調整を行っている。
しかし、このような調整方式においては、可変抵抗を精
度良く合わせなげればならないので、調整に時間がかか
る上に、経時変化により誤差を生じるという問題がある
。
度良く合わせなげればならないので、調整に時間がかか
る上に、経時変化により誤差を生じるという問題がある
。
本発明の目的は、制御値の調整を迅速にがり精度良く自
動的に行うことのできる制御値調整技術を提供すること
にある。
動的に行うことのできる制御値調整技術を提供すること
にある。
以下１本発明を図面に示す一実施例にしたがって詳細に
説明する。
説明する。
図は本発明による制御値調整装置の一実施例を示す概略
的ブロック図である。
的ブロック図である。
本実施例において、デジタル−アナログ（Ｄ／Ａ）変換
器ＤＡＣは調整端子ｌ、オフセット調整端子２、ゲイン
調整端子３なそれぞれ有している。後で説明するように
、調整端子ｌとオフセット調整端子２は抵抗ＦＬｏを介
してデジタル−アナログ（Ｄ／Ａ ）変換器ＤＡＣ２の
出力側に接続され。
器ＤＡＣは調整端子ｌ、オフセット調整端子２、ゲイン
調整端子３なそれぞれ有している。後で説明するように
、調整端子ｌとオフセット調整端子２は抵抗ＦＬｏを介
してデジタル−アナログ（Ｄ／Ａ ）変換器ＤＡＣ２の
出力側に接続され。
一方ゲイン調整端子３は抵抗Ｒｇを介してデジタル−ア
ナログ（Ｄ／Ａ ）変換器ＤＡＣｔの出力側に接続され
ている。
ナログ（Ｄ／Ａ ）変換器ＤＡＣｔの出力側に接続され
ている。
また、Ｄ／Ａ変換器ＤＡＣは電源４に接続されたスイッ
チＳＷ、、ＳＷ、、・・曲・Ｓ Ｗ、を有し。
チＳＷ、、ＳＷ、、・・曲・Ｓ Ｗ、を有し。
各スイッチは抵抗ＲＩ を構成する複数個の抵抗の各々
に接続されている。抵抗Ｒ１の反体側は増幅器５のマイ
ナス側入力端子に接続され、該増幅器５のプラス側入力
端子には前記オフセット調整端子２が接続されている。
に接続されている。抵抗Ｒ１の反体側は増幅器５のマイ
ナス側入力端子に接続され、該増幅器５のプラス側入力
端子には前記オフセット調整端子２が接続されている。
前記増幅器５の出力側はアナログ乗算器６の一方の入力
に接続され、該アナログ乗算器６の他方の入力には前記
ゲイン調整端子３が接続されている。アナログ乗算器６
の出力、すなわちＤ／Ａ変換器ＤＡＣの出力電圧Ｖ。ｕ
ｔの大小はゲイン調整端子３からの電圧Ｖ、の大小で制
御される。
に接続され、該アナログ乗算器６の他方の入力には前記
ゲイン調整端子３が接続されている。アナログ乗算器６
の出力、すなわちＤ／Ａ変換器ＤＡＣの出力電圧Ｖ。ｕ
ｔの大小はゲイン調整端子３からの電圧Ｖ、の大小で制
御される。
また、前記増幅器５の出力側と前記抵抗Ｒ１との間には
、ゲイン調整用の可変抵抗Ｒ８が接続されている。
、ゲイン調整用の可変抵抗Ｒ８が接続されている。
前記アナログ乗算器６の出力側は変換系７の入力側に接
続されている。この変換系７は電気−熱あるいは電気−
位置等の如く、電気信号を他の信号に変換するものであ
る。変換系７の出力側は測定系８０入力側に接続され、
該測定系８は変換系７の出力を制御値として測定する。
続されている。この変換系７は電気−熱あるいは電気−
位置等の如く、電気信号を他の信号に変換するものであ
る。変換系７の出力側は測定系８０入力側に接続され、
該測定系８は変換系７の出力を制御値として測定する。
測定系８の出力側はアナログ−デジタル（Ａ／Ｄ）変換
器９の入力側に接続されている。このＡ／Ｄ変換器９は
測定系８の測定結果を表わすアナログ信号をデジタル信
号に変換する。
器９の入力側に接続されている。このＡ／Ｄ変換器９は
測定系８の測定結果を表わすアナログ信号をデジタル信
号に変換する。
Ａ／Ｄ変換器９の出力側はコンピュータ１０の１つの入
力に接続され、Ａ／Ｄ変換器９からの測定値を表わすデ
ジタル信号はコンピュータＩＯに入力される。
力に接続され、Ａ／Ｄ変換器９からの測定値を表わすデ
ジタル信号はコンピュータＩＯに入力される。
一方、前記コンビーータｌＯの他の入力には、目標値レ
ジスタ１１が接続され、該目標値レジスタ１１は目標値
をデジタル信号としてコンピュータｌＯに入力する、こ
の目標値レジスタｌＯの目標値は前記スイッチＳＷ、。
ジスタ１１が接続され、該目標値レジスタ１１は目標値
をデジタル信号としてコンピュータｌＯに入力する、こ
の目標値レジスタｌＯの目標値は前記スイッチＳＷ、。
。、ＳＷｎのいずれか１つに対応して変化する。
前記コンビーータ１０は、測定系８かうＡ／Ｄ変換器９
を経て人力された測定値とし、目標値レジスタＩＩから
入力された目標値とを比較制御する。コンピユー７１０
の一方の出力は、ラッチ回路（またはメモリ等）ＬＭＩ
および前記Ｄ／Ａ変換器ＤＡＣＩ＋１介して前記Ｄ／Ａ
変換器ＤＡＣのゲイン調整端子３に接続され、前記Ｄ／
Ａ変換器ＤＡＣのゲイン調整を行うことができる。一方
。
を経て人力された測定値とし、目標値レジスタＩＩから
入力された目標値とを比較制御する。コンピユー７１０
の一方の出力は、ラッチ回路（またはメモリ等）ＬＭＩ
および前記Ｄ／Ａ変換器ＤＡＣＩ＋１介して前記Ｄ／Ａ
変換器ＤＡＣのゲイン調整端子３に接続され、前記Ｄ／
Ａ変換器ＤＡＣのゲイン調整を行うことができる。一方
。
コンピュータ１０の他方の出力は、ラッチ回路（または
メモリ等）ＬＭ２および前記Ｄ／Ａ変換器ＤＡＣ２に介
して前記Ｄ／Ａ変換器ＤＡＣの調整端子ｌおよびオフセ
ット調整端子２に接続され。
メモリ等）ＬＭ２および前記Ｄ／Ａ変換器ＤＡＣ２に介
して前記Ｄ／Ａ変換器ＤＡＣの調整端子ｌおよびオフセ
ット調整端子２に接続され。
前記Ｄ／Ａ変換器ＤＡＣのオフセクト調整を行うことが
できる。
できる。
次に１本実施例の作用について説明する。Ｄ／Ａ変換器
ＤＡＣからの出力は変換系７を経て変換された後、測定
系８により制御値として測定され、測定値はＡ／Ｄ変換
器９でアナログ信号からデジタル信号に変換され、コン
ピュータ１０に入力される。
ＤＡＣからの出力は変換系７を経て変換された後、測定
系８により制御値として測定され、測定値はＡ／Ｄ変換
器９でアナログ信号からデジタル信号に変換され、コン
ピュータ１０に入力される。
一方、前記測定値と比較される目標値は複数個のスイッ
チＳＷ１・・・Ｓｗｒｌ のいずれか１つに対応して所
望σ）値に可変設定され、目標値レジスタ１１からデジ
タル信号としてコンビーータ１０に入力される。
チＳＷ１・・・Ｓｗｒｌ のいずれか１つに対応して所
望σ）値に可変設定され、目標値レジスタ１１からデジ
タル信号としてコンビーータ１０に入力される。
次いで、コンピータｌＯは前記測定値と前記目標値とを
比較し、その比較結果をラッチ回路ＬＭＩ、ＬＭ２に一
時保持する。ラッチ回路ＬＭＩはコンピュータ１０から
入力された比較結果なり／Ａ変換器ＤＡＣ１でデジタル
信号からアナログ信号に変換した後、Ｄ／Ａ変換器ＤＡ
Ｃのゲイン調整端子３に入力する。このゲイン調整端子
３から出力される電圧値Ｖ、の大小はアナログ乗算器６
を経て出力されるＤ／Ａ変換器ＤＡＣの出力電圧Ｖ。ｕ
ｔの大小を制御するので、コンピュータ１０による比較
結果はラッチ回路ＬＭＩ、Ｄ／Ａ変換器ＤＡＣｌ 、ゲ
イン調整端子３を経て、Ｄ／Ａ変換器ＤＡＣのゲインを
迅速にかつ精度良く最適値に補正制御することができる
。
比較し、その比較結果をラッチ回路ＬＭＩ、ＬＭ２に一
時保持する。ラッチ回路ＬＭＩはコンピュータ１０から
入力された比較結果なり／Ａ変換器ＤＡＣ１でデジタル
信号からアナログ信号に変換した後、Ｄ／Ａ変換器ＤＡ
Ｃのゲイン調整端子３に入力する。このゲイン調整端子
３から出力される電圧値Ｖ、の大小はアナログ乗算器６
を経て出力されるＤ／Ａ変換器ＤＡＣの出力電圧Ｖ。ｕ
ｔの大小を制御するので、コンピュータ１０による比較
結果はラッチ回路ＬＭＩ、Ｄ／Ａ変換器ＤＡＣｌ 、ゲ
イン調整端子３を経て、Ｄ／Ａ変換器ＤＡＣのゲインを
迅速にかつ精度良く最適値に補正制御することができる
。
一方、コンピュータ１０からラッチ回路ＬＭ２に送られ
た比較結果を表わすデジタル信号はＤ／Ａ変換器ＤＡＣ
２でアナログ信号に変換された後、調整端子１およびオ
フセット調整端子２に入力される。このオフセット調整
端子２から増幅器５な経て出力される出力電圧ｖ１はア
ナログ乗算器６を経て出力されるＤ／Ａ変換器ＤＡ（、
’の出力電圧ｖｏｕｔの大小を制御するので、コンピュ
ータｌＯによる比較結果はラッチ回路ＬＭ２．Ｄ／Ａ変
換器ＤＡＣ２，調整端子ｌ、オフセット調整端子２を経
て、Ｄ／Ａ変換器ＤＡＣのオフセラトラ迅速にかつ精度
良く最適値に補正制御できる。
た比較結果を表わすデジタル信号はＤ／Ａ変換器ＤＡＣ
２でアナログ信号に変換された後、調整端子１およびオ
フセット調整端子２に入力される。このオフセット調整
端子２から増幅器５な経て出力される出力電圧ｖ１はア
ナログ乗算器６を経て出力されるＤ／Ａ変換器ＤＡ（、
’の出力電圧ｖｏｕｔの大小を制御するので、コンピュ
ータｌＯによる比較結果はラッチ回路ＬＭ２．Ｄ／Ａ変
換器ＤＡＣ２，調整端子ｌ、オフセット調整端子２を経
て、Ｄ／Ａ変換器ＤＡＣのオフセラトラ迅速にかつ精度
良く最適値に補正制御できる。
以上説明したように１本発明によれば、制御値の調整を
迅速にかつ精度良く自動的に行うことができる。
迅速にかつ精度良く自動的に行うことができる。
図は本発明による制御値調整装置の一実施例を示す概略
的ブロック図である。 ｌ・・・調整端子、２・・・オフセット調整端子、３・
・・ゲイン調整端子、４・・・電源、５・・・増幅器、
６・・・アナログ乗算器、７・・・変換系、８・・・測
定系、９・・・Ａ／Ｄ変換器、ｌＯ・・・コンビーータ
、１１・・・目標値レジスタ、ＤＡＣ・・・Ｄ／Ａ変換
器、ＤＡＣｌ、ＤＡＣ２・・・Ｄ／Ａ変換器、ＬＭＩ、
ＬＭ２・・・ラッチ回路。 代理人 弁理士 薄 １）利 幸 ／ＤＡＣ ／／
的ブロック図である。 ｌ・・・調整端子、２・・・オフセット調整端子、３・
・・ゲイン調整端子、４・・・電源、５・・・増幅器、
６・・・アナログ乗算器、７・・・変換系、８・・・測
定系、９・・・Ａ／Ｄ変換器、ｌＯ・・・コンビーータ
、１１・・・目標値レジスタ、ＤＡＣ・・・Ｄ／Ａ変換
器、ＤＡＣｌ、ＤＡＣ２・・・Ｄ／Ａ変換器、ＬＭＩ、
ＬＭ２・・・ラッチ回路。 代理人 弁理士 薄 １）利 幸 ／ＤＡＣ ／／
Claims (1)
- １、調整端子を有するデジタル−アナログ変換器および
該デジタル−アナログ変換器の出力ｆ基づく測定値と目
標値とを比較する比較制御手段を具備し、前記比較制御
手段の出力に基づいて前記デジタル−アナログ変換器の
調整端子な制御することな特徴とする制御値調整方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16723181A JPS5870309A (ja) | 1981-10-21 | 1981-10-21 | 制御値調整方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16723181A JPS5870309A (ja) | 1981-10-21 | 1981-10-21 | 制御値調整方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5870309A true JPS5870309A (ja) | 1983-04-26 |
Family
ID=15845876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16723181A Pending JPS5870309A (ja) | 1981-10-21 | 1981-10-21 | 制御値調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5870309A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01307801A (ja) * | 1988-06-07 | 1989-12-12 | Chino Corp | 自動調整機能を有する計器 |
-
1981
- 1981-10-21 JP JP16723181A patent/JPS5870309A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01307801A (ja) * | 1988-06-07 | 1989-12-12 | Chino Corp | 自動調整機能を有する計器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5070332A (en) | Two-step subranging analog to digital converter | |
| US6373334B1 (en) | Real time correction of a digital PWM amplifier | |
| US4903024A (en) | A/D converter system with error correction and calibration apparatus and method | |
| US5453744A (en) | Device for modular input high-speed multi-channel digitizing of electrical data | |
| US4775852A (en) | Apparatus for compensating digital to analog converter errors | |
| JPS60241330A (ja) | オ−トレンジ機能付きデジタル・アナログ変換装置 | |
| KR0183767B1 (ko) | 디지탈 데이타 레벨 조정 회로 | |
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| CN120872089B (zh) | 一种可配置的恒流恒压电源系统 | |
| CN221240355U (zh) | 一种多路dac在调零及保护电路 | |
| JPH0526372B2 (ja) | ||
| GB2098420A (en) | Conversion between analogue and digital signals | |
| KR0131599Y1 (ko) | 디지털 제어 전압계를 이용한 아날로그 출력신호 이득 및 오프셋 자동 조정회로 | |
| JPS62264726A (ja) | ゲインコントロ−ル回路 | |
| JPS6029023A (ja) | ディジタル・アナログ変換回路 | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| JPS6029025A (ja) | Ａ−ｄ変換器のオフセット・ドリフト補正回路 | |
| JPH01256816A (ja) | Ａ／ｄ変換器 | |
| US5081408A (en) | Digital servo-control system | |
| JPS60247331A (ja) | 標準電圧発生回路 | |
| JPH01292913A (ja) | Ｄａコンバータの自動調整回路 | |
| JPH10253795A (ja) | 核計装装置の出力調整回路 | |
| CN111327326A (zh) | 一种模数转换器信号幅度校正方法 | |
| US20120098684A1 (en) | Device and Method for Processing an Analogue Signal | |
| CN115694498A (zh) | 高精度模拟量采集电路及方法 |