JPS5870541A - 集積回路の不良解析装置 - Google Patents
集積回路の不良解析装置Info
- Publication number
- JPS5870541A JPS5870541A JP56168840A JP16884081A JPS5870541A JP S5870541 A JPS5870541 A JP S5870541A JP 56168840 A JP56168840 A JP 56168840A JP 16884081 A JP16884081 A JP 16884081A JP S5870541 A JPS5870541 A JP S5870541A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- integrated circuit
- logical circuit
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発廟は集積回路（以下不明に誓においてＩＣと略記す
る）について般！Ｉｔｓでなくても明−に良品か否か滌
析できる＊ ！１． Ｋ関する・従来ＩＣ（ついて良品
か否かを解析するとぎ。
る）について般！Ｉｔｓでなくても明−に良品か否か滌
析できる＊ ！１． Ｋ関する・従来ＩＣ（ついて良品
か否かを解析するとぎ。
ファンクシ曹ンテスタによるファイルリストと、ｌ！！
理Ｉｉｌ！Ｊ路図路内って道められる。工０を動作状態
とし所定の７アンクシ■ン信号を印加して出力信号Ｖ＠
べる・１７ストにより出力信号の予定値が判っているか
うそわと比歇して障害のめる論理１路を推足する。しか
し論理回路−は配麹図のように＆かわ、■ＣＰｌにおけ
る実際のレイアウトとは無関係でトリ、大規模集積回路
″Ｉｌ＠ＸＫなると所望の論理（ロ）路内をＬＪｔｎチ
ップ内から選択的に−り出し１ｗ１ｌ＃Ｉシ、良品か否
かｌｌｌ１細することは微細すぎて設計肴でないとでき
ないことである。
理Ｉｉｌ！Ｊ路図路内って道められる。工０を動作状態
とし所定の７アンクシ■ン信号を印加して出力信号Ｖ＠
べる・１７ストにより出力信号の予定値が判っているか
うそわと比歇して障害のめる論理１路を推足する。しか
し論理回路−は配麹図のように＆かわ、■ＣＰｌにおけ
る実際のレイアウトとは無関係でトリ、大規模集積回路
″Ｉｌ＠ＸＫなると所望の論理（ロ）路内をＬＪｔｎチ
ップ内から選択的に−り出し１ｗ１ｌ＃Ｉシ、良品か否
かｌｌｌ１細することは微細すぎて設計肴でないとでき
ないことである。
また党宇顕ｇＩＩｆＩｉｌ或いは電子如像鏡により被検
！ＯＫ可視の光または電子ビームを照射し℃その反射光
ま１ｅり二次電子駕＼′Ａを検知することも行なわわて
いるが、論Ｉ！！（２）路内におい１何処のｂ分と対応
するか直ぐ判断することができす。
！ＯＫ可視の光または電子ビームを照射し℃その反射光
ま１ｅり二次電子駕＼′Ａを検知することも行なわわて
いるが、論Ｉ！！（２）路内におい１何処のｂ分と対応
するか直ぐ判断することができす。
不良の個洟のあることが判るに過ぎなかった。
厚発駒の目的は前述の欠点な改害し、論理−ｗＩ囚デー
タ・実装データを基準としてｘＯ１所定の位９に：移動
させ、ＩＣか良品か否か解析する簑＃Ｉを提供すること
にある。そのにぬ本発明の皆旨とする所は甲犬制御装−
により論理す略図データを次々にディスプレイＫｆ！ボ
させて。
タ・実装データを基準としてｘＯ１所定の位９に：移動
させ、ＩＣか良品か否か解析する簑＃Ｉを提供すること
にある。そのにぬ本発明の皆旨とする所は甲犬制御装−
により論理す略図データを次々にディスプレイＫｆ！ボ
させて。
論理回路内、実装テータによりｘＣ″Ｉｋ俗岐したステ
ージを制御することである。
ージを制御することである。
以下図面に示す本発明の実施例について説明する・図面
は電子ビームｌ照射縁とする本発明の実施ｆｌ＠ｖ水す
因であつ工、（１１打甲犬制−装置、＃２Ｊはし理回路
内データ格納用外引記憶１に駿。
は電子ビームｌ照射縁とする本発明の実施ｆｌ＠ｖ水す
因であつ工、（１１打甲犬制−装置、＃２Ｊはし理回路
内データ格納用外引記憶１に駿。
ａＩｔはＸＯＫおける論理Ｈ路しイアウトデータ格納用
外部記憶装診、曜４＋は論理ロ路図表不用の高分解能グ
ラフィックディスプレイ、（５ＩはＩＯｖ動作さゼる＃
動回路としてのａｉｆＩＬ’ｓ 、田１は工ｏｖｇｉ叡
し＄ｌｌ’！訃’ｆ！ Ｘ −Ｙ ステージの駆動回路
、ｆｆ１ｔ！！”ＹＪテージｅ ＠ＦＸ Ｘ ＣＪ 、
ｔｏｎｔｓ二次電子検知器、ａｌｌはモニタ、Ｕは集
束レンズ、−はＸ−Ｙ偏同部、Ｏは電子銃、儲は電子ビ
ームを不し１いる６Ｍ１然電子ビームｌ堆扱う部分はｘ
！２！状態に維持する。豪検工０−の鱒理回路−デー・
夕は外部記憶製１■に路網され℃いるので。
外部記憶装診、曜４＋は論理ロ路図表不用の高分解能グ
ラフィックディスプレイ、（５ＩはＩＯｖ動作さゼる＃
動回路としてのａｉｆＩＬ’ｓ 、田１は工ｏｖｇｉ叡
し＄ｌｌ’！訃’ｆ！ Ｘ −Ｙ ステージの駆動回路
、ｆｆ１ｔ！！”ＹＪテージｅ ＠ＦＸ Ｘ ＣＪ 、
ｔｏｎｔｓ二次電子検知器、ａｌｌはモニタ、Ｕは集
束レンズ、−はＸ−Ｙ偏同部、Ｏは電子銃、儲は電子ビ
ームを不し１いる６Ｍ１然電子ビームｌ堆扱う部分はｘ
！２！状態に維持する。豪検工０−の鱒理回路−デー・
夕は外部記憶製１■に路網され℃いるので。
甲＊鄭」伽装ｗｉ １１１ Ｋよりν出し、グラフィッ
クディスプレイ４４１ Ｋ ｆ！承する。＆＃鰹回路図
データは大観候なＩＣのときに何ページにもわたること
があるので、その甲から目的とする論理回路図を！１１
！ボし、更に方−ソルを用いて特定部分を指定する。指
定データはグラフィックディスプレイ上の座＄１・！と
１ｉｌｉｌ理回路図データのページ数と＃ｊより甲央制
＠ ９！Ｒｋｔｔ＋ ｙｃ欝込まわ、どの論理回路が選
択さｔＩだかの４’ｌ１足がなされる。次に外部記憶装
置ｊ（（３＋に搭載されπ論理回路のＸＯチップＫＮけ
るレイアウトデータを中央制御ｌｌ装置口＋［陛込んで
そのデータから、前記選択さガた論理回路のチップ内位
阪をＸめる。Ｘ・！ステージ電７１をチップ内レイアウ
ト位置と一致させるため中央制御ＩＩｇｋ瞳噛１！はＸ
・Ｙステージ駆動回路１６１を制御する。−万ＸＯＫは
動作用態動回路（５１かｈ鎖ｔＩＬＩＩ圧を各ビンに印
加し動作状態とし１おき、電子ビーム軸によりＮＯの上
を定食する。−このとぎ集束レンズ仙とｘ −ｙｍｌａ
ｌ＠ＱＩＹ使用する。細（絞った電子ビーム−がＮｏｔ
＆を照射したとぎ動作中の論理回路の良否に応じた二次
電子Ｑｋ カ放射されるから、二次電子検知器１９＋
Ｋおい１検出できる。検知−（９夛出刃にモニタｗＫ対
する輝度信号として印加する。なおモニタ鍮のＸ−Ｙ定
食は電子ビーム−のＩ−Ｙ伽同釉口の偏向走査と陶期し
てｈｖｘう、そのため２０±所望の鰯ｍ（２）路につい
て電子による曹が七エタａｌＩＫ！！示されるから、ｘ
Ｃの動作状態が明ＪＩＫなり、ＩＯの艮・不良の解析ｌ
運やかに進めることができる。
クディスプレイ４４１ Ｋ ｆ！承する。＆＃鰹回路図
データは大観候なＩＣのときに何ページにもわたること
があるので、その甲から目的とする論理回路図を！１１
！ボし、更に方−ソルを用いて特定部分を指定する。指
定データはグラフィックディスプレイ上の座＄１・！と
１ｉｌｉｌ理回路図データのページ数と＃ｊより甲央制
＠ ９！Ｒｋｔｔ＋ ｙｃ欝込まわ、どの論理回路が選
択さｔＩだかの４’ｌ１足がなされる。次に外部記憶装
置ｊ（（３＋に搭載されπ論理回路のＸＯチップＫＮけ
るレイアウトデータを中央制御ｌｌ装置口＋［陛込んで
そのデータから、前記選択さガた論理回路のチップ内位
阪をＸめる。Ｘ・！ステージ電７１をチップ内レイアウ
ト位置と一致させるため中央制御ＩＩｇｋ瞳噛１！はＸ
・Ｙステージ駆動回路１６１を制御する。−万ＸＯＫは
動作用態動回路（５１かｈ鎖ｔＩＬＩＩ圧を各ビンに印
加し動作状態とし１おき、電子ビーム軸によりＮＯの上
を定食する。−このとぎ集束レンズ仙とｘ −ｙｍｌａ
ｌ＠ＱＩＹ使用する。細（絞った電子ビーム−がＮｏｔ
＆を照射したとぎ動作中の論理回路の良否に応じた二次
電子Ｑｋ カ放射されるから、二次電子検知器１９＋
Ｋおい１検出できる。検知−（９夛出刃にモニタｗＫ対
する輝度信号として印加する。なおモニタ鍮のＸ−Ｙ定
食は電子ビーム−のＩ−Ｙ伽同釉口の偏向走査と陶期し
てｈｖｘう、そのため２０±所望の鰯ｍ（２）路につい
て電子による曹が七エタａｌＩＫ！！示されるから、ｘ
Ｃの動作状態が明ＪＩＫなり、ＩＯの艮・不良の解析ｌ
運やかに進めることができる。
以上は走査抛電子顕微鏡と云わわる形式の簑＠について
説明したが９元字−惨一によっても全（同ＩＰＫ解析を
行なうことかでざる。
説明したが９元字−惨一によっても全（同ＩＰＫ解析を
行なうことかでざる。
このようＫしてＸ発明によるとｘＣＣチップおける―成
回路のレイアウトについて細繊が１ｊくても９回路（２
）データから７ｔ！！回路の位置な制＠簑鑑により精細
に指定できるたぬ、ＩＣの回路部にういてその艮・不良
を解析することが極めて正確・且つ高馳率に行なうこと
ができる。
回路のレイアウトについて細繊が１ｊくても９回路（２
）データから７ｔ！！回路の位置な制＠簑鑑により精細
に指定できるたぬ、ＩＣの回路部にういてその艮・不良
を解析することが極めて正確・且つ高馳率に行なうこと
ができる。
図面は本発明の実施例を示すブロック構成図である。
１１＋・・・中央１１１Ｊ鉋装＃ｉＬ ぽ２１．■
・・・外部記憶装置１４１−−−グラフィックディスプ
レイ１５１・・・＠流亀源 （６１・・・Ｘ・！ステージ駆動回路 １７＋−−−Ｘ −Ｙ ステージ ｍｌ−Ｎ０１９
ｊ・・・二次電子検知器 ［相］・・・モニタ（Ｉ
ＩＩ・−集束レンズ Ｏ・−４−Ｙ偏同怖亜・・・
電子ｆＩｋ −・・・電子ビー＾（至）・・・
二次電子 特許出願人 富士通株式公社 代 理 人 弁理土鈴木栄祐
・・・外部記憶装置１４１−−−グラフィックディスプ
レイ１５１・・・＠流亀源 （６１・・・Ｘ・！ステージ駆動回路 １７＋−−−Ｘ −Ｙ ステージ ｍｌ−Ｎ０１９
ｊ・・・二次電子検知器 ［相］・・・モニタ（Ｉ
ＩＩ・−集束レンズ Ｏ・−４−Ｙ偏同怖亜・・・
電子ｆＩｋ −・・・電子ビー＾（至）・・・
二次電子 特許出願人 富士通株式公社 代 理 人 弁理土鈴木栄祐
Claims (1)
- 【特許請求の範囲】 細く絞った照射脚の当った集積回路からの反射線を検知
し、集積回路の不良を解析する装歇において、集積回路
を搭載して移動可能Ｔ！・Ｙステージと、集積回路ｖ１
作さゼるＴｈ１１回路と、被検青果ｆｇｌｌＯ回路のし
理回路内データと集積回路内Ｓ＊装データを配憶する外
渭記憶装良と。 前記ステージ・駆動回路・外Ｓ配憶ｙ？−を制御Ｆする
ための中央制ａ装置とを具倫し、前ＷＩＫ・！ステージ
は被検前集積回路の内Ｓ実装データ・ｉＩｌ理回路図デ
ータな貯めした匍により制御することをＩＩＩＰｌｌに
とする集積回路の不良解析装齢。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168840A JPS5870541A (ja) | 1981-10-23 | 1981-10-23 | 集積回路の不良解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168840A JPS5870541A (ja) | 1981-10-23 | 1981-10-23 | 集積回路の不良解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5870541A true JPS5870541A (ja) | 1983-04-27 |
| JPH0126536B2 JPH0126536B2 (ja) | 1989-05-24 |
Family
ID=15875495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56168840A Granted JPS5870541A (ja) | 1981-10-23 | 1981-10-23 | 集積回路の不良解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5870541A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6117075A (ja) * | 1984-05-09 | 1986-01-25 | ステイフテルセン インスチツテツト フオ− ミクロベ−グステクニツク ビツド テクニスカ ホ−グスコラン アイ ストツクホルム | 集積回路の検査法 |
| JPS61180445A (ja) * | 1984-10-12 | 1986-08-13 | イーツエーテー、インテグレイテツド、サーキツト、テスチング、ゲゼルシヤフト、フユア、ハルプライタープリユーフテヒニク、ミツト、ベシユレンクテル、ハフツング | 集積回路の欠陥分析方法 |
| JPS62276848A (ja) * | 1985-11-15 | 1987-12-01 | フエアチヤイルド セミコンダクタコ−ポレ−シヨン | 電子ビームテストプローブ方法及び装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS518314A (en) * | 1974-07-11 | 1976-01-23 | Sumitomo Shipbuild Machinery | Sementokurinkaano seizohoho |
| JPS5596560U (ja) * | 1978-12-27 | 1980-07-04 |
-
1981
- 1981-10-23 JP JP56168840A patent/JPS5870541A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS518314A (en) * | 1974-07-11 | 1976-01-23 | Sumitomo Shipbuild Machinery | Sementokurinkaano seizohoho |
| JPS5596560U (ja) * | 1978-12-27 | 1980-07-04 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6117075A (ja) * | 1984-05-09 | 1986-01-25 | ステイフテルセン インスチツテツト フオ− ミクロベ−グステクニツク ビツド テクニスカ ホ−グスコラン アイ ストツクホルム | 集積回路の検査法 |
| JPS61180445A (ja) * | 1984-10-12 | 1986-08-13 | イーツエーテー、インテグレイテツド、サーキツト、テスチング、ゲゼルシヤフト、フユア、ハルプライタープリユーフテヒニク、ミツト、ベシユレンクテル、ハフツング | 集積回路の欠陥分析方法 |
| JPS62276848A (ja) * | 1985-11-15 | 1987-12-01 | フエアチヤイルド セミコンダクタコ−ポレ−シヨン | 電子ビームテストプローブ方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0126536B2 (ja) | 1989-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4706019A (en) | Electron beam test probe system for analyzing integrated circuits | |
| US4761607A (en) | Apparatus and method for inspecting semiconductor devices | |
| US5592100A (en) | Method for detecting an IC defect using charged particle beam | |
| US6373565B1 (en) | Method and apparatus to detect a flaw in a surface of an article | |
| US5204912A (en) | Defect verification and marking system for use with printed circuit boards | |
| JP2907146B2 (ja) | メモリｌｓｉの特定箇所探索方法および探索装置 | |
| US20080040064A1 (en) | Surface inspection apparatus and surface inspection method | |
| JPH0318708A (ja) | 表面検査方法及び装置 | |
| US20070047800A1 (en) | Method and apparatus for inspecting defects of circuit patterns | |
| JP2571245B2 (ja) | 表面検査装置 | |
| JPS5870541A (ja) | 集積回路の不良解析装置 | |
| KR900002690B1 (ko) | 반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템 | |
| US5164666A (en) | Method and apparatus for analyzing errors in integrated circuits | |
| JP2002066771A (ja) | レーザ装置 | |
| US6281024B1 (en) | Semiconductor device inspection and analysis method and its apparatus and a method for manufacturing a semiconductor device | |
| JP2007192652A (ja) | パターン検査装置、パターン検査方法、及び検査対象試料 | |
| GB2069152A (en) | Integrated circuit testing | |
| US4309657A (en) | Apparatus for analyzing semiconductor memories | |
| JPH11325859A (ja) | バンプ外観検査方法及び装置 | |
| US6294918B1 (en) | Method for locating weak circuit having insufficient driving current in IC chips | |
| JPS5870542A (ja) | 集積回路の不良解析装置 | |
| JPH0445046B2 (ja) | ||
| JPS61270841A (ja) | 半導体ウエハの検査装置 | |
| JPS6314496B2 (ja) | ||
| JPS58137223A (ja) | パタ−ン欠陥の検査装置 |