JPS587097B2 - デイジタル回路 - Google Patents
デイジタル回路Info
- Publication number
- JPS587097B2 JPS587097B2 JP51078360A JP7836076A JPS587097B2 JP S587097 B2 JPS587097 B2 JP S587097B2 JP 51078360 A JP51078360 A JP 51078360A JP 7836076 A JP7836076 A JP 7836076A JP S587097 B2 JPS587097 B2 JP S587097B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- data signal
- transmitting
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
この発明はデイジタル信号の伝送における外来ノイズに
よる誤動作防止機能を有する、デイジタル回路に関する
ものである。
よる誤動作防止機能を有する、デイジタル回路に関する
ものである。
一般にデイジタル信号を比較的長い距離にわたって伝送
する場合その間の布線等に発生する外来ノイズの影響を
うけることが多い。
する場合その間の布線等に発生する外来ノイズの影響を
うけることが多い。
従来のデイジタル回路におけるノイズ誤動作防止機能と
しては信号発生回路出力側あるいは受信回路内に設けた
遅延回路がある。
しては信号発生回路出力側あるいは受信回路内に設けた
遅延回路がある。
第１図はこのような従来のデータ回路のブロック図を示
したものであり１はデータ送信回路、２３〜２ は遅延
回路、３はデータ受信回路、４ａ〜４ｎはデータ信号で
あり、データ送信回路１のデータ信号４ａ〜４ｎはそれ
ぞれ遅延回路２ａ〜２ｎにより雑音吸収されデータ受信
回路３に入力される。
したものであり１はデータ送信回路、２３〜２ は遅延
回路、３はデータ受信回路、４ａ〜４ｎはデータ信号で
あり、データ送信回路１のデータ信号４ａ〜４ｎはそれ
ぞれ遅延回路２ａ〜２ｎにより雑音吸収されデータ受信
回路３に入力される。
しかしこのような従来方式の誤動作防止回路であると遅
延回路の遅延時間や装置の動作スピードの組合せの関係
で汎用回路として設けることには種々の問題があった。
延回路の遅延時間や装置の動作スピードの組合せの関係
で汎用回路として設けることには種々の問題があった。
この発明はこのような点にかんがみてなされたもので遅
延回路を用いることなく、ノイズ誤動作を防止したデイ
ジタル回路を提供するものである。
延回路を用いることなく、ノイズ誤動作を防止したデイ
ジタル回路を提供するものである。
以下第２図に示すこの発明の一実施例について説明する
。
。
第２図において１はデータ送信回路、２は信号受信回路
、３ａ〜３ｎはインバータ回路、４ａ１〜４ａｎはデー
タ、４ｂ１〜４ｂｎは反転データ、５３〜５ｎはエクス
クルーシブオア回７路、６はＮＡＮＤ回路、７ａ〜Ｉｎ
はデータ有効判定信号、８は再送要求信号である。
、３ａ〜３ｎはインバータ回路、４ａ１〜４ａｎはデー
タ、４ｂ１〜４ｂｎは反転データ、５３〜５ｎはエクス
クルーシブオア回７路、６はＮＡＮＤ回路、７ａ〜Ｉｎ
はデータ有効判定信号、８は再送要求信号である。
次に第３図を用いて動作説明を行なう。
先ず一般的な動作はデータ送信回路１からのデータ４ａ
１とインバータ回路３ａにより反転した反転データ４ｂ
ｔはデータ受信側のエクスクルーシブオア回路５ａより
データ４ａｔ＋４ｂｔが反転したままで受信されている
か否かチェックされ、反転していた場合データ有効判定
信号７ａを出す。
１とインバータ回路３ａにより反転した反転データ４ｂ
ｔはデータ受信側のエクスクルーシブオア回路５ａより
データ４ａｔ＋４ｂｔが反転したままで受信されている
か否かチェックされ、反転していた場合データ有効判定
信号７ａを出す。
このデータ判定信号はＮＡＮＤ回路６により７ａ〜７ｎ
のいずれか１つでも出ていなければデータ送信回路１に
再送要求信号８を出力するようになっている。
のいずれか１つでも出ていなければデータ送信回路１に
再送要求信号８を出力するようになっている。
次に個々の例としてまず最初に全データ線にノイズが飛
来していない場合の動作説明を行なう。
来していない場合の動作説明を行なう。
この時はデータ４ａ１〜４ａｎと反転データ４ｂ１〜４
ｂｎは反転した状態のままエクスクルーシブオア回路５
ａｘ〜５ａｎにより受信されるため全データ線に関して
データ有効判定信号７ａ〜Ｉｎが出るため第３図イの如
く再選要求信号８は出ない。
ｂｎは反転した状態のままエクスクルーシブオア回路５
ａｘ〜５ａｎにより受信されるため全データ線に関して
データ有効判定信号７ａ〜Ｉｎが出るため第３図イの如
く再選要求信号８は出ない。
したがってデータ４ａ１〜４ａｎは有効としてデータ受
信回路２に入力される。
信回路２に入力される。
次にデータ線の少なくともいずれか１つ（例えばデータ
線４ａ１）にノイズが飛来している場合は第３図Ｂの如
く、そのデータ線に関してはデータ４ａ１と反転データ
４ｂ１は同一レベルになり反転状態でなくなるためエク
スクルーシブオア回路５ａによりデータ有効判定信号？
ａが出ずγｂ〜γｎが出ていてもＮＡＮＤ回路６により
再送要求信号８が出力デ−夕受信回路２に入力されたデ
ータは無効であると判定される。
線４ａ１）にノイズが飛来している場合は第３図Ｂの如
く、そのデータ線に関してはデータ４ａ１と反転データ
４ｂ１は同一レベルになり反転状態でなくなるためエク
スクルーシブオア回路５ａによりデータ有効判定信号？
ａが出ずγｂ〜γｎが出ていてもＮＡＮＤ回路６により
再送要求信号８が出力デ−夕受信回路２に入力されたデ
ータは無効であると判定される。
以上のようにこの発明によれば遅延回路を用いてノイズ
誤動作を防止するのでなく、同時に受信したデータと反
転データとをそのまま比較して、データの有効性を判定
して無効であると判定された場合、再送要求信号を出力
して送信回路を作動制御して誤動作を防止しているので
、いかなる動作スピードの装置のデータをも受信可能で
、汎用性があると言う効果を有する。
誤動作を防止するのでなく、同時に受信したデータと反
転データとをそのまま比較して、データの有効性を判定
して無効であると判定された場合、再送要求信号を出力
して送信回路を作動制御して誤動作を防止しているので
、いかなる動作スピードの装置のデータをも受信可能で
、汎用性があると言う効果を有する。
第１図は従来のデイジタル回路を示すブロック図、第２
図はこの発明の一実施例を示すブロック図、第３図は上
記第２図の各部の信号を示す信号波形図である。 図において、１はデータ送信回路、３ａ〜３ｎはインバ
ータ回路、５ａ〜５ｎはエクスクルーシブオア回路、６
はＮＡＮＤ回路である。 なお図中同一符号は同一まだは相当部分を示すものとす
る。
図はこの発明の一実施例を示すブロック図、第３図は上
記第２図の各部の信号を示す信号波形図である。 図において、１はデータ送信回路、３ａ〜３ｎはインバ
ータ回路、５ａ〜５ｎはエクスクルーシブオア回路、６
はＮＡＮＤ回路である。 なお図中同一符号は同一まだは相当部分を示すものとす
る。
Claims (1)
- 【特許請求の範囲】 １ データ信号を送出する送信回路、この送信回路と共
に送信側に配設され、上記データ信号を反転した反転信
号を上記データ信号と同時に送出する反転回路、及び上
記データ信号の受信側に配設され受信した上記データ信
号と上記反転信号とをそのまま比較してデータ信号の有
効性を判定し、無効の場合再送要求信号を出力するデー
タ信号判定回路を備え、上記データ信号判定回路の出力
信号により上記送信回路を作動制御するようにしたこと
を特徴とするデイジタル回路。 ２ データ信号判定回路は受信した上記データ信号と上
記反転信号とを入力とする複数の排他的論理和回路と、
この排他的論理和回路の出力を入力とするＮＡＮＤ回路
とで構成したことを特徴とする特許請求の範囲第１項記
載のデイジタル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51078360A JPS587097B2 (ja) | 1976-06-30 | 1976-06-30 | デイジタル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51078360A JPS587097B2 (ja) | 1976-06-30 | 1976-06-30 | デイジタル回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS533710A JPS533710A (en) | 1978-01-13 |
| JPS587097B2 true JPS587097B2 (ja) | 1983-02-08 |
Family
ID=13659817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51078360A Expired JPS587097B2 (ja) | 1976-06-30 | 1976-06-30 | デイジタル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587097B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56112138A (en) * | 1980-02-12 | 1981-09-04 | Toshiba Corp | Wave length multiplex-loop type network |
| JPS61253941A (ja) * | 1985-05-07 | 1986-11-11 | Japanese National Railways<Jnr> | １対ｎ時分割フエイルセイフ伝送方法 |
| KR100604873B1 (ko) | 2004-06-24 | 2006-07-31 | 삼성전자주식회사 | 레지스터 비트값 오류를 인식하여 리프레쉬하는 비트리프레쉬 회로, 이를 구비한 집적회로 장치 및 그 방법 |
| JP4578328B2 (ja) * | 2005-06-02 | 2010-11-10 | 東芝三菱電機産業システム株式会社 | シリアル信号伝送方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1165076B (de) * | 1961-10-04 | 1964-03-12 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zur Erkennung laengenmodulierter Impulse innerhalb eines Impulstelegrammes bei der UEbertragung von Fernwirksignalen |
| US3624603A (en) * | 1969-09-16 | 1971-11-30 | Gen Electric | Digital data communications system with means for improving system security |
-
1976
- 1976-06-30 JP JP51078360A patent/JPS587097B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS533710A (en) | 1978-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4285038A (en) | Information transfer control system | |
| SE7702143L (sv) | Anordning for prioritering av datasignaler | |
| JPS587097B2 (ja) | デイジタル回路 | |
| JPS5824925A (ja) | 双方向性バスの制御方式 | |
| JPS6330037A (ja) | 信号伝送装置 | |
| JP3282396B2 (ja) | 信号伝送方法 | |
| JP2646982B2 (ja) | 送信盤の部分実装方式 | |
| JP2941266B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JPH035863A (ja) | デジタルシステム | |
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JPS6347294B2 (ja) | ||
| JPS639245A (ja) | デイジタルデ−タ受信装置の誤入力防止装置 | |
| SU1275514A1 (ru) | Устройство дл передачи и приема цифровой информации | |
| JPS62213333A (ja) | デ−タ伝送方式 | |
| JPS6137819B2 (ja) | ||
| JPH02126356A (ja) | バス制御システム | |
| JPS62174864A (ja) | マルチプロセツサシステム | |
| JPH0421231A (ja) | シリアル入出力通信方法 | |
| JPS6238900B2 (ja) | ||
| JPS61131632A (ja) | 多重伝送のデ−タフオ−マツト方式 | |
| KR830002282A (ko) | 모선 접속 시스템 | |
| JPS5892042A (ja) | 割込処理装置 | |
| JPH0683984A (ja) | 入出力回路 | |
| JPS58100594A (ja) | 制御装置のリモ−ト出力サプレス装置 | |
| JPS62272834A (ja) | 遠方監視制御装置 |