JPS587188A - プログラマブルリズムパタ−ン発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、演奏者の希望するリズムパターンを自由１こ
設定することができるプログラマブルリズムパターン発
生装置に関し、装置のパネル面に配置された音符表示盤
を操作することによって音符記号に対応したｒ１長入力
を得、音符記号に対応したデータを自動的に記憶さぜる
ことにより、演奏者の希望するリズムパターンをプログ
ラムすることを目的とするものである。

従来、演奏者が任意にリズムパターンのプログラムをす
ることができるプログラマブル自動リズム演奏装置にお
いては、リズムパターンの］小節分の記憶回路の各アド
レス位置毎に対応するスイッチを設けるか、又は平手節
ことにモードを切換えて記憶回路の各アドレス位置に対
応させるために平手節分に対応するスイッチを設けるか
、あるいは最小単位の音符の七ノドスイッチと休符の七
ノドスイッチを設り、所望リズムパターンに対応してス
イッチを操作することにより、所望リズムパターンを順
次プロクラムし、希望するリズムを演奏していた。

このような自動リズム演奏装置におけるリズムパターン
のプログラムは、所望のリズムパターンに従って発生す
る打楽器音の音源の個数が少ない場合、又はリズムパタ
ーンが簡単な場合はそれほど困難ではなかった。

しかしなから、音源の個数か多く複雑なリズムパターン
をプログラムする場合は、プロクラＡ　ｉこ要する時間
が長くなるばかりか、誤まってプログラノ、をすること
も多く、特に連符記号で示されるリズムパターンを組合
せてのプログラムは向側であるという不都合かあった。

そこで、本出願人は、上記従来例の欠点を解消し、音符
記号（体符記Ｕ、連符記号を含む。

以下同じ。）に対応する音長入力を得ること番こより、
音符、休符、連符に対応したデータをリズムパターンメ
モリの所定アドレス位置にプログラムできるプログラマ
ブルリズムパターン発生装置（こ関する発明を昭和５６
年５月２５日に出願した。

ところで、かかる先出願の発明はリズムパターンメモリ
に所望リズムパターンを書込む際と読出す際に同構成の
２つの順次パルス発生器により」１記メモリのアドレス
位置の指定を行ない、特に書込み時のアドレス指定を順
次パルス発生器により行なうため、各１ヘラツクごとの
所望リズムパターンのプログラムに先たち必ず順次パル
ス発生器をリセットしておかなければ誤まったアドレス
位置にデータを書込むおそれがあり、またアドレス位置
によっては所定アドレス位置の指定が完了する時間が異
なるため、誤動作の可能性が発生するという新たな欠点
が生じた。

本発明は上記先出願の発明に更に改良を加えたもので、
リズムパターンをプログラムする際に、所望音符に対応
した音長データを２進化コ一ド信号として発生さぜ、該
音長データを加算器により順次加算して、リズムパター
ンメモリ５− のデータを書込むべきアドレス位置を直接指定すること
により、先出願の欠点を解消し、同一目的を達成するプ
ログラマブルリズムパターン発生装置を提供するもので
ある。

以下、本発明の一実施例を図面に示し、詳細に説明する
。

第１図は、本発明の一実施例を示すブロック図で、（Ｏ
ＳＣ）は発生するりスムパターンのテンポに対応するク
ロックパルス（ＣＰＩ）を発生ずるテンポクロック発生
器、（ＲＣ）は該テンポクロック発生器（ＯＳＣ）より
発生ずる上記パルス（Ｃｐ＋）を受け、後記リズムパタ
ーンメモＩＪ　（Ｍ）からプログラムされたリズムパタ
ーン（Ｒ，Ｐ）を読出すための読出しパルス（ＡＲ）を
順次発生ずる順次パルス発生器、（Ｓｌ）は該順次パル
ス発生器（ＲＣ）及び上記テンポクロック発生器（ＯＳ
Ｃ）に接続され、クロックパルス（ＣＩ）１）及ヒ読出
シハルス（ＡＲ）ノ発生を制御し、リズムパターン（Ｒ
Ｐ　）のスタート・ストップを行なうスタート・ストッ
プ制御手段、（Ｍ）は任意の個数のメモリトラック（Ｍ
ＴＩ〜　６− ＭＴｍ）を有し、該トラックを任意に選択して書込み及
Ｏ・消去可能なリズムパターンメモリ、（ＶＧ）は該メ
モリ（Ｍ）より出力するリズムパターン（ＲＰ）を受け
、リズムパターン（ＲＰ）に対応して打楽器音を発生ず
る楽音発生器、（Ｓ２）は所望リズムパターンを書込む
又は読出すメモリトラック（ＭＴＩ〜ＭＴ、、、）を任
意に選択するトラック選択スイッチ、（Ｓ３）は該トラ
ック選択スイッチ（８２）に連動し、選択されたトラッ
クのリセット端子（Ｒ，＋〜Ｒｍ）を選択するりセット
トラック選択スイッチ、（Ｓ４）は該リセットトランク
選択スイッチ（Ｓ３）により選択されたりセント端子（
Ｒ１〜Ｒｍ）にリセット信号を送出し、選択されたメモ
リトラックに記憶されたリズムパターンのデータを消去
するとともに後記加算器（ＡＤ）及び一時記憶手段（Ｌ
Ｃ）をリセットするメモリリセットスイッチ、（ＮＰ）
は、音符記号（Ｊ、、、、ｒ）等）で示される音符入カ
キ−（ＮＫ）と、連符入カキ−（几、−刀、ｊ一つ）操
作時のみ当該連符記号に対応した連符データパルス（Ｎ
Ｐ　Ｉ　）を発生ずる連符パルス発生器（ＰＣＩ）と、
該連蜀パルス発生器（ＰＧＩ）の連符データパルス発生
に同期して各連符記号に対応する２進コード化された連
符音長コード（ＷＮ）を発生する連符音長コード発生器
（ＮＣＩ）と、音符入カキ−（Δ、Ｊ、Ｊ１）操作時の
み１個の単音符データパルス（ＮＰ２）を発生ずる単音
符データパルス発生器（Ｉ）Ｇ　２　）と、上記連符デ
ータパルス（ＮＰＩ）及び単音符データパルス（ＮＰ２
）を入力され、前記メモＩＪ　（Ｍ）に書込みデータパ
ルス（ＮＰ３）として出力するＯＲゲー１−（Ｇｌ）と
、■−記記音大人カキ−」。

Ｊ、ｐ）及び体符入カキ−（、、；４．γ）の操作時の
み操作した人カキ−の音長に対応する２進コード化され
た単音符音長コード（ＳＮ）を発生ずる音長コード発生
器（ＮＣ２）とにより構成される音長入力手段、（ＡＤ
）は該音長入力手段（ＮＰ）より発生する上記連符音長
コード（ＷＮ）又は単音符音長コード（ＳＫ）を示す音
長コード（ＮＬＩ）を一方の入力とする音長加算器、（
ＬＣ）は該加算器（ＡＤ）の出力を前記音長入力手段（
ＮＰ　）より発生した次の音長コードが加算器（ＡＩ）
）により加算されるまで一時記憶して、該加算器（ＡＤ
）及び後記アドレステコーダ（ＤＣ）に加算された音長
コード（Ｎｌ２）を出力する一時記憶手段、（Ｉ）Ｃ）
は該一時記憶手段（ＬＣ）を介して前記加算器（Ａｒ）
）により順次加算された音長コード（Ｎｌ２）に対応し
て前記メモＩＪ　（Ｍ）の所定アドレス位置を指定する
アドレス指定信置・（ＡＷ　）を発生するアドレスデコ
ータ、（ＤＴ）は前記音符人カキ＝（ＮＫ）の操作毎に
音長入力手段（ＮＰ）より発生ずるキーオンパルス（Ｌ
Ｋ）を遅延させて前記一時記憶手段（Ｌ　Ｃ）にラッチ
信号（ＬＴ）として供給する遅延手段である。

かかる上述の構成となる本発明の一実施例において、プ
ログラムするリズムパターンの１小節を２４ステツプ（
ずなわぢリズムパターンメモリ（Ｍ）のアドレスを１〜
２４とすること。以゛　下同じ。）とし、先出願と同様
、第２図に示したリズムパターンをメモリトラック（Ｍ
Ｔ＋）にプログラムする場合の操作及び動作について以
下、詳細に説明する。

尚、第３図は上述の様にリズムパターンの１９− 小節を２４ステツプとした場合の各音符記号に対応する
ステップ数と、音符人カキ−の操作に対応して発生する
音長コードの例を示すもので、図面中連符記’？ｊ（ｎ
ＪＪワ、ｆ”ｙｌ）で示す音符は４分音符り）と同一ス
テップ数（６）であるが、実際に必要な音符データは、
当該連符を構成する音符の音長を、その音符のステップ
数に対応するコードとして発生し、順次メモＩＪ　（Ｍ
、）の所定アドレス位置に加算して記し＠させなければ
ならないので各ステップごとに対応して所定ステップの
コードを勺割して発生ずるため、上記４分音符（」）と
は異なる音長コードとなるものである。

ところで、該第３図において、各音符の音長コードの最
上位ビット（ＭＳＢ）はＯとなっているので、５ビツト
ではなく４ヒツトの２進数で全音符の音長コードを表現
することは可能であるが、かかる５ビ、）　（０１０１
１，００１００等）で表現する構成としたのは、前述の
ごとく・リズムパターンの１小節を２４ステツプとした
ため、１０− 該２４ステツプに対応して、各ステップ位置を２進数で
表現する場合は４ビツトではビット数が不足するためで
ある。

第４図は、連符入カキ−（ＮＫ）の操作時に各連符に対
応して連符パルス発生器（ＰＧ　ｌ　）より発生する連
符パルス（ＮＰＩ）と連符音長コード発生器（ＮＣ＋）
より発生ずる音長コードの対比を示すもので、ステップ
数は連符を構成する音符のステップ位置を示すものであ
る。

しかして、スタート・ストップ制御手段（Ｓ＋）をスト
ップ状態として、テンポクロック発生器（Ｏ５Ｃ）及び
順次パルス発生器（ＲＣ）からのパルス発生を停止させ
、自動リズム演奏を停止）させて、トラック選択スイッ
チ（Ｓ２）を介して、メモリ（Ｍ）のメモリトラック（
ＭＴＩ）に電源（Ｂ）を接続して、上記トラック（ＭＴ
　＋　）に論理”　１　”を入力して該トランク（ＭＴ
Ｉ）を選択する。

同時に、上記トラック選択スイッチ（Ｓ２）に連動して
、リセットトラック選択スイッチ（Ｓ３）により上記ト
ラック（ＭＴＩ）のりセント端子（Ｒ１）を選択し、メ
モリリセットスイッチ（Ｓ４）に接続して、該スイッチ
（Ｓ４）をＯＮＬで加算器（ＡＤ）及び一時記憶手段（
ｒ−ｃ　、）に電源（Ｂ　、）、すなわち論理゛１”を
入力して、上記Ｉ・ラック（ＭＴＩ）に記憶されていた
リズムパターンを消去するとともに、上記加算器（ＡＤ
）及び一時記憶手段（ｒ−ｃ）をリセットして初期化す
る。

この初期化により、加算器（ＡＤ）はステップ１、すな
わちアドレス１に対応するコー１’（００００］）を出
力し、該コード（００００１）を一時記憶手段（ＬＣ）
に一時記憶させ、上記加算器（ＡＤ）の他方の人力（Ｙ
）に対応する各ビットのデータを並列入力するとともに
、アドレスデコーダ（１）Ｃ）に出力し、該アドレスデ
コーダ（ＤＣ）の］番口の出力（旧）を論理゛】′”と
して、前記メモリトラック（ＭＴ　＋　）のアドレス１
を書込み可能状態とする。

以−１−の説明による操作により、メモリトラック（Ｍ
ＴＩ）のアドレス］より所望リズムパターンを記憶させ
るだめの準備が完了し、以下、後述の音符式カキ−（Ｎ
ＩＯの操作により自動的に所定アドレス位置にリズムパ
ターンの音符データが記憶されるものである。

■音符式カキー（ＮＫ）の２分音符人カキー国を操作す
ると、単音符音長コード発生器（ＮＣ２）より第３図に
示す様に１２ステツプに対応する音長コード（０１０１
，］）が発生し、加算器（ＡＤ）の一方の入力（Ｘ）に
上記コードの各ビットを並列に入力され他方の入力（Ｙ
）のコードと加算されるとともに、単音筒データパルス
発生器（ＰＧ２）より論理゛１°”の１個のパルスが発
生し、データパルス（ＮＦ２）としてメモリトランク（
ＭＴＩ）の前述の様に書込み可能となっているアドレス
】に人力され、該アドレス１を“′１”にセットする。

−万、上記音符式カキ−（ＮＫ）の操作に対応した上記
コード発生器（ＮＣ２）のコード発生に伴ない、同時に
出力されるキーオンパルス（ＬＩＯが遅延手段（ＤＴ）
に入力され、後記所定時間遅延されてラッチパルス（１
，Ｔ　）として、一時記憶手段（ＬＣ）に人力される。

このランチパルス（ＬＴ）は、上記メモリトラノー１３
〜 り（ＭＴＩ）のアドレス１を′°１°′にセントするデ
ータパルス（ＮＦ２）′の発生、及び加算器（Ａ、ｉ）
）による一方の人力（Ｘ）に人力される２分音符を示す
音長コード（０１旧］）と初期化により他方の人力（Ｙ
）に入力されるコード（００００１，）との加算終了後
、発生され、上記加算器より出力される加算された音長
コード（０１，１００）を一時記憶手段（ＬＣ）に記憶
させる。

よって、アドレスデコーダ（丁）Ｃ）は、メモリトラッ
ク（ＭＴＩ）のアドレス１が°１″′にセットされた後
、一時記憶手段（ＬＣ）より出力されるコード（０１１
００）となった音長コード（ＮＬ２）を受ＩＪ１メモリ
のアドレス１３に対応する１３番目の出力（＋）１３）
を論理゛°１°°とじ、トラック（ＭＴＩ）はアドレス
１３を書込み可能とし、次のデータ入力時期状態となる
。

■　８分音符入力キー日を操作すると、前述同様に、単
音符音長コード発生器（ＮＣ２）より、８分音符に対応
する音長コー１４（０００１１）ト、キーオンパルス（
ＬＫ）か発生し、単音筒データＡ’）レ１４− よって、上記単音符データパルス発生器（ＰＧ２）より
発生したパルスにより、メモリトラック（ＭＴ　＋　）
のアドレス１３が］”′にセットされ、加算器（ＡＤ）
により上記８分音符の音長コード（０００１１）と前記
一時記憶手段（ｒ、ｃ）に記憶されているコード（Ｏ］
、、　１００　）とが加算され、前記キーオンパルス（
ＬＫ　）を遅延手段（ｒｙｒ）により遅延されたラッチ
パルス（ＬＴ　）により一時記憶手段（ＬＣ）にコード
（０］、　］、　１１．　）を記憶させ、該コード（０
１１１１）がアドレステコータ（ＤＣ）に入力される。

アドレステコータ（ＤＣ）は、上記コード（０１］、、
１．１）を受け、該コード（０１１１，１）に対応しア
ドレス１６に対応する１６番目の出力（ｂ１６）を論理
パｌ′”として、トラック（ＭＴＩ）のアドレス１３か
”　ｌ　”にセットされた後、アドレス１６を書込み可
能とし、次のデータ入力時期状態となる。

■　８分体符入カキー凶を操作すると、前記同様に、単
音符音長コード発生器（ＮＣ２）より８分休符に対応す
る音長コード（０００１１）と、キーオンパルス（ＬＫ
）が発生するが、休符入力キー操作時は音符データパル
スは発生しないので、書込みデータパルス（ＮＦ２）は
発生しない。

よって、メモリトラック（ＭＴＩ）のアドレス１６は°
ｌ゛′にセットされないので、Ｑ＋”のままで変化ぜす
、前記順序■で説明した場合と同様に、加算器（ＡＤ　
）により上記音長コード（０００］、、１）とアドレス
１３に対応するコード（０１１１１）とが加算され、一
時記憶手段（ＬＣ）に上記ラッチパルス（ＬＴ）により
記憶したコード（１００１，０）を受り、アドレス２４
以上（１）Ｃ）はアドレス１６より３ステップ進めたア
ドレス１９に対応する１９番目の出力（＋）＋９）を論
理“°１″として、メモリトラック（ＭＴＩ）のアドレ
ス１９が書込み可能となり、次のデータ入力時期状態と
なる。

■連符入カギー圃を操作すると、連符パルス発生器（Ｐ
ＣＩ）より」−記連符（、ｒ７，１）に対応して第４図
に示すステップ位置の１番目と５番目の時間位置に該連
符データを表わす２つの連続したパルス（ＰＩ　、Ｐ５
）が発生し、このパルス（Ｐ＋、Ｐ５）の発生に同期し
て、最初のパルス（Ｐｌ）により、先に書込み可能とな
っているアドレス１９をパ１”にセットし、このとき連
符音長コード発生器（ＮＣＩ　）より発生するコード（
００１００）が加算器（ＡＤ）により順序■でコード（
１００１０）となっている音長コードに加算され、該加
算により、コード（１，０１］、　Ｏ）となった音長コ
ード（Ｎｌ２）かキーオンパルス（ＬＫ）の発生に対応
するランチパルス（ＬＴ）により一時記憶手段（ＬＣ）
ｌこ記憶され、上記加算されたコード（１０］、１．０
）を受け、アドレステコータ（ＤＣ）は、アト゛レス１
９より４ステップ進めたアドレス２３に対応する２３番
目の出力（ｂ２３）を′１”とし、メモリトラック（Ｍ
ＴＩ）のアドレス２；３を書込み可能とする。

その後、上記連符データを表わす、２番目のパルス（Ｐ
５）により書込み可能となっているメモリトラック（Ｍ
Ｔ　＋　）のアドレス２３を“ｌ”にセットし、該パル
ス（Ｐ５）の発生時に上記連符音長コード発生器（ＮＣ
Ｉ）より発生するコード（０００１，０）が上述同様に
加算器（Ａ、Ｄ）により加算され、上記＝１７＝ パルス（Ｐ５）の発生に対応して発生される２回目のキ
ーオンパルス（ＬＫ）に対応するラッチパルス（ＬＴ）
により、上記加算されたコードが一時記憶手段（ＬＣ）
に記憶される。

ところで、最初のパルス（Ｐ＋）により加算されたコー
ド（１０１１０）と上記２番目のパルス（Ｐ５）により
発生されるコード（０００１０）を加算すると、コード
（］、、］０００）となるのであるが、前述の説明によ
りリズムパターンのステップを１〜２４としたので、ス
テップ２４、すなわちメモリ（Ｍ）にはアドレス２４以
上のメモリを設けていないので、上記コード（１１００
０）に対応するアドレス位置は無いため加算器（ＡＤ）
はいわゆる、ｉ　−ハーフロー状態となり、自動的にス
テップ１すなわちアドレスｌに対応するコード（０００
０１）を上記コード（１，１０００）の換わりに出力し
、一時記憶手段（ＬＣ）にはコード（００００１）か記
憶される。

よって、アドレス２４以上（ＤＣ）は、前述のメモリリ
セットスイッチ（Ｓ４）の操作による初期化１８− と同一状態となって、アドレス゛１′′に対応する１番
目の出力（＋）Ｉ）が′ｌ′”となる。

このとき、−に記加算器（ＡＤ）がステ２ノブ２４以上
の音長を加算するとオーバーフローすること、又は、ア
ドレステコーダ（ＤＣ）かアドレス］の出力（ｂ　２４
）より°′１″を出力すること等を利用して、プログラ
ム終了を表示する様にしてもよい。

以上の説明により、第２図に示したリズムパターンは、
対応する音符入カキ−を順番に操作するたけで、簡単に
所望メモリトラックに自動的にプログラムすることがで
きるものである。

尚、」二連の説明において、第３図、第４図に示したス
テップ数及び音長コードは該第３図、第４図に限定され
るものではなく、メモＩＪ　（Ｍ）の構成及び設けるア
ドレス数、さらには音符入カキ−として設ける音符の種
類によっても適宜変更されるものであり、その場合も、
図面に示した本発明の一実施例に示す構成により容易に
実施できるものであることは明らかである。

また、他のメモリトラック（ＭＴ２〜ＭＴｍ　）にリズ
ムパターンをプログラムする場合は前述の操作と同様に
して、任意のトランクを選択して対応する音符入カキ−
を操作することにより簡単に、所望リズムパターンをメ
モリに記憶させることができるものである。

以」二の操作により記憶されたリズムパターンは、スタ
ート・ストップ制御手段（Ｓｌ）をスタート状態とする
ことにより、先出願と同様に所望テンポに対応するクロ
ックパルス（ＣＰＩ）をテンポクロック発生器（Ｏ５Ｃ
）より発生させ、順次パルス発生器（ＲＣ）によりメモ
リ（Ｍ）の各トラック（ＭＴ　Ｉ　４４Ｔｍ　）より任
意にリズムパターンを読出し、楽音発生器（ＶＧ）より
プログラムされたリズムパターンに対応して楽音を発生
させ、所望テンポで自動リズム演奏させることができる
ものである。

以上の説明により、本発明はリズムパターンをプログラ
ムする際）こ記譜１−の音符記号と同一記号の入力手段
の操作のみで、所望音符データか自動的に記憶され、簡
単に所望リズムパターンをプログラムでき、プログラム
の際音符データを記憶するアドレスを直接指定するから
、読出しすなわち自動演奏とは無関係にリズムパターン
をプロクラムできるので、リズムパターンを確認しなか
らプログラムすることもできるという効果を有するもの
である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
リズムパターンの一例とプログラムする際の順序を示す
図面、第；］図は各音符記号と対応するステップ数及び
音長コードを示す図面、第４図は各連符記号に対応する
動作を説明する図面である。 図面中、（Ｏ８Ｃ）はテンポクロック発生器、（ＲＣ）
は順次パルス発生器、（Ｓｌ）はスタート・ストップ制
御手段、（Ｍ）はリズムパターンメモリ、（ＶＧ　）は
楽音発生器、（ＮＰ　）は音長入力手段、（ＡＩ））は
加算器、（ＬＣ）は一時記憶手段、（ＤＣ）はアトレ第
１図 第２図 □ ）・鯖　、′■　　■　■　■　： １−−−−−−１よ咋−−−−−Ｊ 第ｊ図 第４図

Claims (1)

1. 【特許請求の範囲】 リズムパターンのテンポに対応したクロックパルスを発
   生するテンポクロック発生器と、該クロック発生器より
   発生するクロックパルスを受け、順次パルスを発生する
   順次パルス発生器と、該順次パルス発生器及び前記テン
   ポクロック発生器のパルス発生を制御するスタート・ス
   トップ制御手段と、前記順次パルス発生器より発生ずる
   順次パルスを受け、後記音長入力手段により、各トラッ
   クの所定アドレス位置に夫々記憶されたリズムパターン
   を発生するリズムパターンメモリと、該メモリより発生
   するリズムパターンにより励起され各種打楽器音を発生
   する楽音発生器と、休符記号、連符記号を含む音符記号
   の入力手段の１回の操作で、前記音符記号の音長に対応
   する２進コード化された音長データと、前記メモリの所
   望トラックに書込む音符データパルスとを発生ずる音長
   入力手段と、該音長入力手段より発生ずる音長データを
   前記音長入力手段の操作毎に順次加算する音長加算器と
   、該加算器により加算された音長データを次に音長入力
   手段が操作され、該音長データを前記加算器により加算
   するまで一時記憶して前記加算器に出力する一時記憶手
   段と、該一時記憶手段を介して出力される加算された音
   長テークを前記データパルスを書込むべき前記メモリの
   アドレス位置を指定するアドレス信号に変換するアドレ
   スデコーダとを具備し、 前記メモリの所望トランクを任意に選択して、音長入力
   手段より発生したデータパルスを音長データに対応する
   アドレス位置のトラックに書込むことによりリズムパタ
   ーンを予めプログラムし、前記順次パルス発生器より発
   生ずる順次パルスにより前記メモリに記憶されたリズム
   パターンを任意のテンポで読出し、該続出されたリズム
   パターンに対応して楽音発生器より予めプログラムした
   リズムパターンに対応した楽音を発生させて自動リズム
   ωＩ奏することを特徴とするプログラマブルリズノ・パ
   ターン発生装置。