JPS5873141A - マルチチツプｌｓｉパツケ−ジ - Google Patents
マルチチツプｌｓｉパツケ−ジInfo
- Publication number
- JPS5873141A JPS5873141A JP56170782A JP17078281A JPS5873141A JP S5873141 A JPS5873141 A JP S5873141A JP 56170782 A JP56170782 A JP 56170782A JP 17078281 A JP17078281 A JP 17078281A JP S5873141 A JPS5873141 A JP S5873141A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- heat sink
- recess
- heat
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マルチチップＬＳＩパッケージの構造に関す
るもので、特ＫＩＣチッグの発生する熱を効率よく放−
散させることのできるＬＳＩパッケージに関するもので
ある。
るもので、特ＫＩＣチッグの発生する熱を効率よく放−
散させることのできるＬＳＩパッケージに関するもので
ある。
第１図は、従来のマルチチップＬＳＩパンケージの一部
断面を示した図である。図において。
断面を示した図である。図において。
１は多層セラミック基板、２はＩＣチップ、３は外部入
出力端子、４は放熱器、５は放熱用ピストン、６はピス
トン押えバネ、７はＩＣチップの端子バンプである。図
に示すように、 ＩＣチップの放熱を行なう際に、 Ｉ
Ｃチップ２が端子バンプ７により基板１上に周知のフェ
ースダウンポンディノグされている場合には、 ＩＣチ
ップの裏面に放熱器４内にうめこまれた放熱用ピストン
５を接触させ、さらにＩＣチップを破壊するおそれのあ
る余分な力が加わることなく、かつＩＣチップ２の裏面
にピストン５を確実に接触させるためにバネ６を設ける
といっだように、この種のＬＳＩパッケージでは構造的
に極めて複雑になる欠点があった。
出力端子、４は放熱器、５は放熱用ピストン、６はピス
トン押えバネ、７はＩＣチップの端子バンプである。図
に示すように、 ＩＣチップの放熱を行なう際に、 Ｉ
Ｃチップ２が端子バンプ７により基板１上に周知のフェ
ースダウンポンディノグされている場合には、 ＩＣチ
ップの裏面に放熱器４内にうめこまれた放熱用ピストン
５を接触させ、さらにＩＣチップを破壊するおそれのあ
る余分な力が加わることなく、かつＩＣチップ２の裏面
にピストン５を確実に接触させるためにバネ６を設ける
といっだように、この種のＬＳＩパッケージでは構造的
に極めて複雑になる欠点があった。
第２図は、他の従来のマルチチップＬＳＩパノケージの
一部断面を示しだ図である。図において、１は多層セラ
ミック基板、２はＩＣチップ。
一部断面を示しだ図である。図において、１は多層セラ
ミック基板、２はＩＣチップ。
３は外部入出力端子、８はＩＣチップの端子リードであ
る。図に示すようなＩＣチップを周知のフェースアンプ
ボンディングで基板１に取付ける方法では、基板１のＩ
Ｃチップと反対の面から放熱する必要があるが２通常反
対面には外部接続用端子３が設けられているため、放熱
器が取付は不可能であり、放熱効果が良くないという欠
点があった。
る。図に示すようなＩＣチップを周知のフェースアンプ
ボンディングで基板１に取付ける方法では、基板１のＩ
Ｃチップと反対の面から放熱する必要があるが２通常反
対面には外部接続用端子３が設けられているため、放熱
器が取付は不可能であり、放熱効果が良くないという欠
点があった。
本発明の目的は、放熱特性の良好なＬＳＩパッケージを
提供することにある。
提供することにある。
本発明によるマルチチップＬＳＩパッケージは。
表面にＩＣチップの収納搭載の可能な凹みを複数個持ち
内部に多層配線を有する積層型多層セラミック基板と、
この基板の凹みを覆いかつ該基板の表面の凹んでない部
分に接着された放熱器と、前記凹みの底部に接着されか
つ周囲に前記放熱器に接触する複数個の放熱用リードを
有する放熱板と、前記凹みの内部で前記放熱板上に個々
に実装された複数個のＩＣチップと、前記基板の前記凹
みとは反対側の他の表面に設けられた入出力端子とを有
することを特徴とする。
内部に多層配線を有する積層型多層セラミック基板と、
この基板の凹みを覆いかつ該基板の表面の凹んでない部
分に接着された放熱器と、前記凹みの底部に接着されか
つ周囲に前記放熱器に接触する複数個の放熱用リードを
有する放熱板と、前記凹みの内部で前記放熱板上に個々
に実装された複数個のＩＣチップと、前記基板の前記凹
みとは反対側の他の表面に設けられた入出力端子とを有
することを特徴とする。
以下９本発明について図面を参照して詳細に説明する。
第５図は１本発明の一実施例を示したマルチチップＬＳ
Ｉパッケージの一部断面図である。図において、２はＩ
Ｃチップ、５は外部入出力端子。
Ｉパッケージの一部断面図である。図において、２はＩ
Ｃチップ、５は外部入出力端子。
４は放熱器、８は端子リード、９は第１の凹部。
１０は第２の凹部、１１はＩＣチップ全ボンディングす
るためのダイパッド、１２は端子リードをボンディング
するためのリードポンディングパッド。
るためのダイパッド、１２は端子リードをボンディング
するためのリードポンディングパッド。
１６は積層型多層セラミック基板、１４は放熱板。
１５は内部配線である。積層型多層セラミック基板１３
は１周知のアルミナグリーン７−ト積層法によって作ら
れたものである。すなわち、第１の凹部９および第２の
凹部１０は、穴の寸法の異なるアルミナグリーンシート
１３−１および１６−２を基盤となるアルミナグリーン
シー）１３−３の上に積層した後焼成して形成したもの
であり、さらに、内部には、多層内部配線１５が施され
ている。
は１周知のアルミナグリーン７−ト積層法によって作ら
れたものである。すなわち、第１の凹部９および第２の
凹部１０は、穴の寸法の異なるアルミナグリーンシート
１３−１および１６−２を基盤となるアルミナグリーン
シー）１３−３の上に積層した後焼成して形成したもの
であり、さらに、内部には、多層内部配線１５が施され
ている。
第３図に示すように、第１の凹部９の穴の寸法はＩＣチ
ップ２を埋めこむに十分な寸法にとられ、第２の凹部１
ｏの穴の寸法は、ＩＣチップ２の端子リード８をポンデ
ィングパッド１２上でボンディングできるに十分な寸法
にとられ、かつ第１の凹部と第２の凹部の基板１６０表
面からの合計の深さは、端子リード８をボンディングし
たあとでもリード８が基板１３の表面から十分下になる
ような寸法に決められている。
ップ２を埋めこむに十分な寸法にとられ、第２の凹部１
ｏの穴の寸法は、ＩＣチップ２の端子リード８をポンデ
ィングパッド１２上でボンディングできるに十分な寸法
にとられ、かつ第１の凹部と第２の凹部の基板１６０表
面からの合計の深さは、端子リード８をボンディングし
たあとでもリード８が基板１３の表面から十分下になる
ような寸法に決められている。
また基板１６においてシート１３−２および１６−３に
は複数個のＩＣチップの端子につながる各々のボンディ
ングパノド１２間の接続配線および複数個の入出力端子
の各々との接続配線が収容されており、第６図において
は、この接続配線は内部配線１５で代表的に示されてい
る。
は複数個のＩＣチップの端子につながる各々のボンディ
ングパノド１２間の接続配線および複数個の入出力端子
の各々との接続配線が収容されており、第６図において
は、この接続配線は内部配線１５で代表的に示されてい
る。
さらに、シー１−１３−３上にはダイパッド１１゜シー
１−１３−２上にはリードポンディングパッド１２が形
成されている。
１−１３−２上にはリードポンディングパッド１２が形
成されている。
第４図は第６図の放熱板１４の取付は構造の詳Ｍ’に示
した図である。図において、 １４−１は放熱板の平板
部、 １４−２は放熱用リードである。
した図である。図において、 １４−１は放熱板の平板
部、 １４−２は放熱用リードである。
図に示すように、放熱板１４は、ダイパッド１１の上部
に接着して設けられ、さらに放熱用り一ド１４−２は第
６図の放熱器４に接触するように取付けられる。そして
、 ＩＣチップ２は放熱板の平板部１４−１の上記に
接着して設けられている。
に接着して設けられ、さらに放熱用り一ド１４−２は第
６図の放熱器４に接触するように取付けられる。そして
、 ＩＣチップ２は放熱板の平板部１４−１の上記に
接着して設けられている。
上記の構造により、ＩＣチップ２が発生した熱は放熱板
１４の放熱用リード１４−２に介して放熱器に放散する
ことが可能となり、特に放熱板に例えば銅のような熱伝
導率の良好な材料を使用すれば、その効果はます１す顕
著なものとなる。
１４の放熱用リード１４−２に介して放熱器に放散する
ことが可能となり、特に放熱板に例えば銅のような熱伝
導率の良好な材料を使用すれば、その効果はます１す顕
著なものとなる。
さらに、基板１６はアルミナゲ主成分とするセラミック
基板であるから、 ＩＣチップ２→放熱板１４→ダイ
パツド１１→基板１３と伝導した熱も、熱伝導率の大き
い基板１６内部を通って表面に接着された放熱器４に効
率的に放熱することが可能であり、前記放熱板１４の効
果と相まって極めて熱放散性の良好なマルチチップＬＳ
Ｉパンケ−ジを構成することが可能となる。
基板であるから、 ＩＣチップ２→放熱板１４→ダイ
パツド１１→基板１３と伝導した熱も、熱伝導率の大き
い基板１６内部を通って表面に接着された放熱器４に効
率的に放熱することが可能であり、前記放熱板１４の効
果と相まって極めて熱放散性の良好なマルチチップＬＳ
Ｉパンケ−ジを構成することが可能となる。
本発明は２以上説明したように、基板内にＩＣチップと
放熱板とを埋め込んで実装できる構造をとることにより
、基板のＩＣチップ実装面からの効果的な放熱が可能と
なり、熱放散性の極めて良好なマルチチップＬＳＩパッ
ケージ全実現できるという効果がある。
放熱板とを埋め込んで実装できる構造をとることにより
、基板のＩＣチップ実装面からの効果的な放熱が可能と
なり、熱放散性の極めて良好なマルチチップＬＳＩパッ
ケージ全実現できるという効果がある。
第１図は従来例の構造を示した一部断面図。
第２図は他の従来例の構造を示した一部断面図。
第３図は本発明の一実施例の゛構造を示しだ一部断面図
、第４図は第６図の放熱板の取付は構造の詳細を示した
斜視図である。 符号の説明：２はＩＣチップ、６は外部入出力端子、４
は放熱器、８は端子リード、１１はダイパッド、１２は
リードポンディ／グバンド。 １５は積層型多層セラミック基板、１４は放熱板。 １５は内部配線をそれぞれあられしている。
、第４図は第６図の放熱板の取付は構造の詳細を示した
斜視図である。 符号の説明：２はＩＣチップ、６は外部入出力端子、４
は放熱器、８は端子リード、１１はダイパッド、１２は
リードポンディ／グバンド。 １５は積層型多層セラミック基板、１４は放熱板。 １５は内部配線をそれぞれあられしている。
Claims (1)
- １、表面にＩＣチップの収納搭載の可能な凹みを複数個
持ち内部に多層配線を有する積層型多層セラミック基板
と、この基板の凹みを覆いかつ該基板の表面の凹んでな
い部分に接着された放熱器と、前記凹みの底部に接着さ
れかつ周囲に前記放熱器に接触する複数個の放熱用リー
ド金有する放熱板と、前記凹みの内部で前記放熱板上に
個々に実装された複数個のＩＣチップと、前記基板の前
記凹みとは反対側の他の表面に設けられた入出力端子と
を有するマルチチップＬＳＩパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56170782A JPS5873141A (ja) | 1981-10-27 | 1981-10-27 | マルチチツプｌｓｉパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56170782A JPS5873141A (ja) | 1981-10-27 | 1981-10-27 | マルチチツプｌｓｉパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5873141A true JPS5873141A (ja) | 1983-05-02 |
| JPS624859B2 JPS624859B2 (ja) | 1987-02-02 |
Family
ID=15911267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56170782A Granted JPS5873141A (ja) | 1981-10-27 | 1981-10-27 | マルチチツプｌｓｉパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873141A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62116440U (ja) * | 1986-01-14 | 1987-07-24 |
-
1981
- 1981-10-27 JP JP56170782A patent/JPS5873141A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62116440U (ja) * | 1986-01-14 | 1987-07-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS624859B2 (ja) | 1987-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| US6326696B1 (en) | Electronic package with interconnected chips | |
| TW502406B (en) | Ultra-thin package having stacked die | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| US6111313A (en) | Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit | |
| US20020175401A1 (en) | Semiconductor package with stacked chips | |
| JPH0548000A (ja) | 半導体装置 | |
| JPH07221218A (ja) | 半導体装置 | |
| JP2005217405A (ja) | 熱放出形半導体パッケージ及びその製造方法 | |
| KR20200135503A (ko) | 모놀리식 마이크로파 통합 회로(mmic) 냉각 구조 | |
| US6294838B1 (en) | Multi-chip stacked package | |
| CN218957731U (zh) | 用于集成电路的封装 | |
| JPH06224334A (ja) | マルチチップモジュール | |
| JP2882116B2 (ja) | ヒートシンク付パッケージ | |
| CN1319138C (zh) | 封装的半导体器件的形成方法 | |
| US6034425A (en) | Flat multiple-chip module micro ball grid array packaging | |
| CN100550360C (zh) | 具有底部散热的设备和系统及其制造方法 | |
| JP2000156460A (ja) | 半導体装置 | |
| JPS5873141A (ja) | マルチチツプｌｓｉパツケ−ジ | |
| JPH06204355A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP2007281201A (ja) | 半導体装置 | |
| JPS61137349A (ja) | 半導体装置 | |
| JPH08162575A (ja) | 半導体装置およびその製造方法 | |
| US20020050378A1 (en) | Double-layered multiple chip module package | |
| JPH0878616A (ja) | マルチチップ・モジュール |