JPS5873227A - デジタル発振器 - Google Patents
デジタル発振器Info
- Publication number
- JPS5873227A JPS5873227A JP56171901A JP17190181A JPS5873227A JP S5873227 A JPS5873227 A JP S5873227A JP 56171901 A JP56171901 A JP 56171901A JP 17190181 A JP17190181 A JP 17190181A JP S5873227 A JPS5873227 A JP S5873227A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- under
- terminal
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、入力電圧によって発振周波数が変化する電圧
制御形のデジタル発振器の改良に係り、特に、変調の深
さＢ、＝＝Δｆ／ｆ ）を中心周波数とは独立に制御
できるようにし、もって、乗′Ｘ器を不要とし、回路構
成の簡略化及び周波数精度、女定化等の同上を図ったも
のである。
制御形のデジタル発振器の改良に係り、特に、変調の深
さＢ、＝＝Δｆ／ｆ ）を中心周波数とは独立に制御
できるようにし、もって、乗′Ｘ器を不要とし、回路構
成の簡略化及び周波数精度、女定化等の同上を図ったも
のである。
第１図は、従来のデジタル発振器の一例を説明するため
の覗見回路図で、図中、１はアツダー、２はレジスター
を示し、レジスター２の出力信号ＳＡＷの周波数ｆｏｓ
ｃは、周知の、ように、ｆｏ８ｃ＝ＩＮＣＲ’ｆｃ
−（ｉ）で表わされる。ここで、０＜ＩＮＣＲ≦１／２
．０≦ＳＡＷ＜１．アツダー及びレジスターの人出ｋｌ
値ｘ Ｆｉ、０≦Ｘ≦１−２”である。また、アッダー
はオーバフローを無視、つまり、ｓＡｗ十ＩＮＣＲ＞１
となった時、アッダー１がらは本来キャリービットが出
力されるが、このキャリーを無視しており、従って、こ
の場合のアッダーの出力０丁、（ＳＡＷ十ＩＮＣＲ）−
１となっている。
の覗見回路図で、図中、１はアツダー、２はレジスター
を示し、レジスター２の出力信号ＳＡＷの周波数ｆｏｓ
ｃは、周知の、ように、ｆｏ８ｃ＝ＩＮＣＲ’ｆｃ
−（ｉ）で表わされる。ここで、０＜ＩＮＣＲ≦１／２
．０≦ＳＡＷ＜１．アツダー及びレジスターの人出ｋｌ
値ｘ Ｆｉ、０≦Ｘ≦１−２”である。また、アッダー
はオーバフローを無視、つまり、ｓＡｗ十ＩＮＣＲ＞１
となった時、アッダー１がらは本来キャリービットが出
力されるが、このキャリーを無視しており、従って、こ
の場合のアッダーの出力０丁、（ＳＡＷ十ＩＮＣＲ）−
１となっている。
今、発振周波数をｆ。８ｏ 二ｆ。がらｆ。十Δｆ二
（１＋Δｆ／ｆｏ ）ｆｏ ＝（１＋ｄ ）ｆｏに変更
した場合を考えると、ｆｏ ＝ ＩＮＣＲｏ＠ｆｏとす
ると、 （１＋ｄ ） ｆｏ＝〔（１＋ｄ）・ＩＮＣＲ８）・ｆ
。−４２１となる。すなわち、アッダー１の発振周波数
市り御信号をＩＮ’ＣＲ、＝ ＩＮＣＲｏからＩＮＣ
Ｒ二（］＋ｄ）・ＩＮＣＲｏに変更すればよい。ところ
が、第（２）式から明らかなように、後者には、ＩＮＣ
Ｒｏに（１＋ｄ）を乗じており、従って、ｄを任意のあ
る値にしたま＼、ＩＮＣＲｏを変えることによって申ノ
し・発振周波数ｆ。を変更しようとすると、乗昇器を心
安とし、回路構成が複雑化し、コストが高くなる。
（１＋Δｆ／ｆｏ ）ｆｏ ＝（１＋ｄ ）ｆｏに変更
した場合を考えると、ｆｏ ＝ ＩＮＣＲｏ＠ｆｏとす
ると、 （１＋ｄ ） ｆｏ＝〔（１＋ｄ）・ＩＮＣＲ８）・ｆ
。−４２１となる。すなわち、アッダー１の発振周波数
市り御信号をＩＮ’ＣＲ、＝ ＩＮＣＲｏからＩＮＣ
Ｒ二（］＋ｄ）・ＩＮＣＲｏに変更すればよい。ところ
が、第（２）式から明らかなように、後者には、ＩＮＣ
Ｒｏに（１＋ｄ）を乗じており、従って、ｄを任意のあ
る値にしたま＼、ＩＮＣＲｏを変えることによって申ノ
し・発振周波数ｆ。を変更しようとすると、乗昇器を心
安とし、回路構成が複雑化し、コストが高くなる。
本発明は、上述のごとき実情に鑑みてなされたもので、
特に、変調の深さｄ （＝Δｆ／ｆ ）を中８周波数
ｆ。とけ独立に制御し得るようにし、もって、乗算器を
不要にするとともに、デジタル制−により高い周波数精
度及び簀定度を得るようにしたものである。
特に、変調の深さｄ （＝Δｆ／ｆ ）を中８周波数
ｆ。とけ独立に制御し得るようにし、もって、乗算器を
不要にするとともに、デジタル制−により高い周波数精
度及び簀定度を得るようにしたものである。
第２図は、本発明の一実施例を説明するための電気回路
図、第３図は、本発明の動作説明をするだめのタイムチ
ャートで、図中、１はアッダー、２はレジスター、３は
セレクターで、図中の数１ホデータ、例えば、ＩＮＣＲ
，ＢＩＡＳ、ＳＡＷは本来ｎビットの整数であるが、こ
こでは、説明のため、０以上、１未満の数値に正規化し
ておく。すなわち、小数点を最上位ビットのすぐ左に置
く。従って、０ ≦ＩＮＣＲ＜１．０≦ＢＩＡＳ＜１．
０≦ＳＡＷ＜１であり、よシ詳しくはえば、０≦ＩＮＣ
Ｒ≦１／２．０≦ＢＩＡＳ＜１−２ 、Ｏ≦ＳＡＷ≦
１−２ である。
図、第３図は、本発明の動作説明をするだめのタイムチ
ャートで、図中、１はアッダー、２はレジスター、３は
セレクターで、図中の数１ホデータ、例えば、ＩＮＣＲ
，ＢＩＡＳ、ＳＡＷは本来ｎビットの整数であるが、こ
こでは、説明のため、０以上、１未満の数値に正規化し
ておく。すなわち、小数点を最上位ビットのすぐ左に置
く。従って、０ ≦ＩＮＣＲ＜１．０≦ＢＩＡＳ＜１．
０≦ＳＡＷ＜１であり、よシ詳しくはえば、０≦ＩＮＣ
Ｒ≦１／２．０≦ＢＩＡＳ＜１−２ 、Ｏ≦ＳＡＷ≦
１−２ である。
ｍ１図に示した従来技術においては、アッダー１のオー
、パフローを無視して使用しなかったが、第２図に示す
本発明においては、これをオーバフローとして１史用し
、セレクター３ｒ、１、オーバフロー：ゝゝＯ“の時、
アッダー１の加算・１ぎＭａを４択入力して該加算信号
ａを出力ｆぎ号Ｓ（すなわちＳ二ａ）として出力しオー
バフロー：ゝゝ１ 〃の時、ＢＩＡＳ信号を選択入力し
て該ＢＩＡＳ信号を出力１百号Ｓとして（すなわち５＝
ＢＩＡｓ）として出方する。
、パフローを無視して使用しなかったが、第２図に示す
本発明においては、これをオーバフローとして１史用し
、セレクター３ｒ、１、オーバフロー：ゝゝＯ“の時、
アッダー１の加算・１ぎＭａを４択入力して該加算信号
ａを出力ｆぎ号Ｓ（すなわちＳ二ａ）として出力しオー
バフロー：ゝゝ１ 〃の時、ＢＩＡＳ信号を選択入力し
て該ＢＩＡＳ信号を出力１百号Ｓとして（すなわち５＝
ＢＩＡｓ）として出方する。
今、ｌＮＣｌ十分小さいも（７）（０＜ＩＮｃＲ（１／
２）とすると、第３図から明ら刀・なように、ｆｏｓｃ
ｆｃ ＩＮＣＲとなり、該第＋３１
式、より が侍られる。
２）とすると、第３図から明ら刀・なように、ｆｏｓｃ
ｆｃ ＩＮＣＲとなり、該第＋３１
式、より が侍られる。
さて、中心発振周波数ｆｏとし、この中心発振周波数、
に変調ｄ（＝Δｆ／ｆｏ）をがけ、
とする場合のＢＩＡＳ＝ ＢＩＡＳ（ｄ）を求めてみる
と、第（５）弐及び第（６）式より、 が侍られる。
と、第（５）弐及び第（６）式より、 が侍られる。
まだ、前記第（５）式よシ、
ＩＮＣＲ（ｆｏ ）＝ＩＮＣＲｏ＝（１−ＢＩＡＳｏ
） ・ｆｏ／ｆｃ−（８１が得られる。すなわち、中心
発振周波数ｆｏと周波数変調ｄとは、それぞれＩＮＣＲ
とＢＩＡＳによって独立に制御することができる。
） ・ｆｏ／ｆｃ−（８１が得られる。すなわち、中心
発振周波数ｆｏと周波数変調ｄとは、それぞれＩＮＣＲ
とＢＩＡＳによって独立に制御することができる。
さて、１ｄ１（１ならば、前記（７）式は、Ｂ Ｉ Ａ
Ｓ （ｄ）キＢＩＡＳｏ＋（１−ＢＩＡＳｏ）ｄ −
（９）となり、制御信号ＢＩＡＳと変調の深さｄとはは
ソ、−型となる。
Ｓ （ｄ）キＢＩＡＳｏ＋（１−ＢＩＡＳｏ）ｄ −
（９）となり、制御信号ＢＩＡＳと変調の深さｄとはは
ソ、−型となる。
以上の説明では、ＩＮＣＲが十分に小さいもの（０＜
ＩＮＣＲ（１／２）として説明したが、次に、ＩＮＣＲ
が大きい場合について第３図を参照しながら説明する。
ＩＮＣＲ（１／２）として説明したが、次に、ＩＮＣＲ
が大きい場合について第３図を参照しながら説明する。
第３図は、ＢＩＡＳ ＝ ０．１５、ＩＮＣＲ＝０．１
の、場合を示しており、第（４）式より、 １ − ０．１５ ８．５が得られるが
、第３図からは、 ｆｏｓｃ ＝ ｆｃ／９ − ＱＩＯ が得られる。
の、場合を示しており、第（４）式より、 １ − ０．１５ ８．５が得られるが
、第３図からは、 ｆｏｓｃ ＝ ｆｃ／９ − ＱＩＯ が得られる。
この第（１０１式どＩ式の差は、第３図においてＳＡＷ
の１直がオーバフローした時に、１を越えた１直ｒの分
を無視したことによるもので、第（４）は、より正確に
は、 を衣わす。すなわち第（４）′ 式においては、ｆｏ
ＳＣはｆｃの整数分の１の周波数となる。
の１直がオーバフローした時に、１を越えた１直ｒの分
を無視したことによるもので、第（４）は、より正確に
は、 を衣わす。すなわち第（４）′ 式においては、ｆｏ
ＳＣはｆｃの整数分の１の周波数となる。
従って、第２図に示した実踊例によると、ＩＮＣＲの直
が十分に小さく、（１−ＢＩＡＳ）／ＩＮＣＲＯ値が十
分に大きければ、ｆｏｓｃの周波数変化をなめらかにす
ることができるが、ＩＮＣＲＯ値が大きいとｆｏｓｃの
変化は階段状になってしまう。
が十分に小さく、（１−ＢＩＡＳ）／ＩＮＣＲＯ値が十
分に大きければ、ｆｏｓｃの周波数変化をなめらかにす
ることができるが、ＩＮＣＲＯ値が大きいとｆｏｓｃの
変化は階段状になってしまう。
第４図は、第２図に示した実施例における上述のごとき
欠点を解消したもので、図中、ｌＡ１１Ｂはアツダー、
２はレジスター、４はゲート回路である。渠２図に示し
た実施例においては、アツダー１がオーバフローした場
合、その加算信号ａはセレクター３によって選択されな
いので、該加算信号ａを定義する必要はなかったが、本
実施例においては、アツダーＩＡの加算出力信号ａ１は
、次のように定義されていなければならない０（＋）Ｉ
ＮＣＲ＋ＳＡＷ＜１の場合 （ｉｉ） Ｉ ＮＣＲ＋ Ｓ ＡＷ≧１の場合アツダー
ＩＢはアツダーＩＡと同じであるが、このアツダーＩＢ
はオーバフロー信号出力は不安であり、また、Ｏ＜ Ｉ
ＮＣＲ＜ １／２．０＜ＢＩＡＳ＜１／２に制限するこ
とで、アッダー１Ｂにおケルオーバフローは起らなくな
る。
欠点を解消したもので、図中、ｌＡ１１Ｂはアツダー、
２はレジスター、４はゲート回路である。渠２図に示し
た実施例においては、アツダー１がオーバフローした場
合、その加算信号ａはセレクター３によって選択されな
いので、該加算信号ａを定義する必要はなかったが、本
実施例においては、アツダーＩＡの加算出力信号ａ１は
、次のように定義されていなければならない０（＋）Ｉ
ＮＣＲ＋ＳＡＷ＜１の場合 （ｉｉ） Ｉ ＮＣＲ＋ Ｓ ＡＷ≧１の場合アツダー
ＩＢはアツダーＩＡと同じであるが、このアツダーＩＢ
はオーバフロー信号出力は不安であり、また、Ｏ＜ Ｉ
ＮＣＲ＜ １／２．０＜ＢＩＡＳ＜１／２に制限するこ
とで、アッダー１Ｂにおケルオーバフローは起らなくな
る。
ゲート回路４は＼
（１） オーバフロー＝ゝゝ０“の時、ｂ二〇（Ｉｆ
）”；ｔ ” ７ ロー ＝＝ ” １７７０時、ｂ
二ＢＩＡＳである。
）”；ｔ ” ７ ロー ＝＝ ” １７７０時、ｂ
二ＢＩＡＳである。
第５図は、第４図に示した実施例の動作説明をするため
のタイムチャートであるが、第２図に示した実施例との
比較を容易にするために、ＢＩＡｓ二〇１５、ＩＮＣＲ
＝０．１としである。
のタイムチャートであるが、第２図に示した実施例との
比較を容易にするために、ＢＩＡｓ二〇１５、ＩＮＣＲ
＝０．１としである。
第５図において、ＴＩ は第３図に示したｌ／ｆ ｏ
ｓ ｃと同じであるが、Ｔ２ は１ ／ ｆｏｓｃ
より小さくなっている。これは、Ｔ２の区間においては
、１者段の最初が第３図に示したＢＩＡＳ値からではな
く、ＢＩＡＳ＋ｒの値から始まっているためである。
ｓ ｃと同じであるが、Ｔ２ は１ ／ ｆｏｓｃ
より小さくなっている。これは、Ｔ２の区間においては
、１者段の最初が第３図に示したＢＩＡＳ値からではな
く、ＢＩＡＳ＋ｒの値から始まっているためである。
従って、第５図においては、１ ／ Ｔｌ＝ ｆｃ ／
９．１ ／ Ｔ２ ＝ ｆｃ ／ ８で、その平均値
は、となり、 １− ｆ３１Ａｓ １−０．１５ ８．５
と一致し、一般に、第４図の実施例においては、となる
。
９．１ ／ Ｔ２ ＝ ｆｃ ／ ８で、その平均値
は、となり、 １− ｆ３１Ａｓ １−０．１５ ８．５
と一致し、一般に、第４図の実施例においては、となる
。
従って、第４図に示した実施例においては、第２図にお
ける（４）式のように、ｆｏｓｃはｆｃの整数分の１と
いうようなことはなく、任意の数値で割ることができる
。
ける（４）式のように、ｆｏｓｃはｆｃの整数分の１と
いうようなことはなく、任意の数値で割ることができる
。
以−トに、本発明の各実施例について説明したが、両実
施例とも出力信号ＳＡＷは鋸歯状波であった。
施例とも出力信号ＳＡＷは鋸歯状波であった。
この鋸歯状波を任意の波形に波形変換することは容易で
あり、例えば、出力信号ＳＡＷをＲＯＭのアドレス人力
としてＲＯＭ中のテーブルを参照することで、その出力
を任意の波形に波形変換することは周知である。
あり、例えば、出力信号ＳＡＷをＲＯＭのアドレス人力
としてＲＯＭ中のテーブルを参照することで、その出力
を任意の波形に波形変換することは周知である。
而して、第２図或いは第４図に示した本発明の実施例に
おいては、出力信号ＳＡＷの振幅値Ｗ（ｐｅａｋ ｔ
ｏ ｐｅａｋ ） は、Ｗ＝１−ＢＩＡＳとなり
、入力１ｇ号（ＢＩＡＳ）の値によって変化する。従っ
て、出力信号ＳＡＷの振幅Ｗの大きさに影４を受けない
装置や、入力１ｇ号（Ｂｕｓ）の変化型０．囲が十分小
さい場合は、この出カ信号ＳＡＷ全そのま＼使用するこ
とができ、特に、後者の＠付、’ＲＯＭによる波形変換
にも大きな問題とはならない。
おいては、出力信号ＳＡＷの振幅値Ｗ（ｐｅａｋ ｔ
ｏ ｐｅａｋ ） は、Ｗ＝１−ＢＩＡＳとなり
、入力１ｇ号（ＢＩＡＳ）の値によって変化する。従っ
て、出力信号ＳＡＷの振幅Ｗの大きさに影４を受けない
装置や、入力１ｇ号（Ｂｕｓ）の変化型０．囲が十分小
さい場合は、この出カ信号ＳＡＷ全そのま＼使用するこ
とができ、特に、後者の＠付、’ＲＯＭによる波形変換
にも大きな問題とはならない。
しかし、出方信号ＳＡＷの振幅Ｗ １．１一定にする必
要がある場合は、例えば、第４図に参照番号５にて示す
ように波形変換器５を設ければよい（第２図に示した実
施例においても同様である）。すなわち、前述のごとく
して得られた出方１ぎ刊ｓＡｗを鼓形変換器５によって なる演算を行って正規化すればよい。このようにすると
、出力信号ＳＡＷのとる１１σの軸１川は、ＢＩＡＳ≦
ＳＡＷ＜ １ となシ、一方、出方信号ＯＵＴのとる範囲は、０≦ＯＵ
Ｔ＜１ となり、常に、振幅値１の一定値とな、る。
要がある場合は、例えば、第４図に参照番号５にて示す
ように波形変換器５を設ければよい（第２図に示した実
施例においても同様である）。すなわち、前述のごとく
して得られた出方１ぎ刊ｓＡｗを鼓形変換器５によって なる演算を行って正規化すればよい。このようにすると
、出力信号ＳＡＷのとる１１σの軸１川は、ＢＩＡＳ≦
ＳＡＷ＜ １ となシ、一方、出方信号ＯＵＴのとる範囲は、０≦ＯＵ
Ｔ＜１ となり、常に、振幅値１の一定値とな、る。
なお、必要ならば、波形変換器５の出力信号ＯＵＴをＲ
ＯＭの入力とじて波形変換してもよく、更には、ＢＩＡ
Ｓ及びＳＡＷの両方をＲＯＭのアドレス入力とし、第（
１４式の正規化と波形変換を同時に行うようにすること
もできる。
ＯＭの入力とじて波形変換してもよく、更には、ＢＩＡ
Ｓ及びＳＡＷの両方をＲＯＭのアドレス入力とし、第（
１４式の正規化と波形変換を同時に行うようにすること
もできる。
以上の説明から明らかなように、本発明によると、変調
の深さｄ（＝Δｆ／ｆｏ）を中心周波数ｆ。
の深さｄ（＝Δｆ／ｆｏ）を中心周波数ｆ。
とは独立に制御することが可能となって乗算器が不要と
なり、かつ、周波数精度及び安定度の高いデジタル発振
器を得ることができる。
なり、かつ、周波数精度及び安定度の高いデジタル発振
器を得ることができる。
第１図は、従来のデジタル発振器の一例を説明するため
の電気回路図、第２図は、本発明によるデジタル発熾器
の一実施例を説明するための電気回路図、第３図は、第
２図に実施例の動作説明をするだめのタイムチャート、
第４図は、本発明の他の￥流側を説明するための電気回
路図、第５図は、第４図の実施例の動作説明をするため
のタイムチャートである。 １、ＩＡ、ＩＢ・・、アッダー、２ レジスター、３セ
レクタ 、４・ゲート回路、５ ｅ形変換器。 第１図 第５図 −〉ｔ
の電気回路図、第２図は、本発明によるデジタル発熾器
の一実施例を説明するための電気回路図、第３図は、第
２図に実施例の動作説明をするだめのタイムチャート、
第４図は、本発明の他の￥流側を説明するための電気回
路図、第５図は、第４図の実施例の動作説明をするため
のタイムチャートである。 １、ＩＡ、ＩＢ・・、アッダー、２ レジスター、３セ
レクタ 、４・ゲート回路、５ ｅ形変換器。 第１図 第５図 −〉ｔ
Claims (1)
- （１）、アンダーと、セレクターと、レジスターとを有
し、アンダーの第１入力端子に第１の発振周波ＨＩＩＪ
＠ｌ ＩＮ号を入力し、セレクターの＄１入力端子に
第２の発振周波数制御信号を入力し、該セレクターの第
２．入力端子に前記アンダーの加算信号を人力し、該ア
ンダーのオーバフロー信号を前記セレクターのセレクト
端子に入力し、該セレクターはオーバフロー信号がある
時は前記第１入力端子の入力信号を選択し、オーバフロ
ー信号がない時は前６ピ４２の入力端子の入力信号を選
択してその選択出力信号を前記レジスターに入力し、該
レジスターはクロック信号が入った時に前記選択出力信
号を取込み保持し、かつ、その出力信号を前記アンダー
の第２入力端子に入力するようにしたことを特徴とする
デジタル発振器。 ｔ２）、ｎｒＩ記第２０発撮周波数制御信号とレジスタ
ーの出力信号とを入力信号とする波形変換器を有するこ
とを特徴とする特許請求の゛範囲第（１）項に記載のデ
ジタル発振器。 ｆ３１．第１のアンダーと、第２のアンダーと、ゲート
回路と、レジスターとを有し、第１のアンダーの第１入
力端子に第１の発振周波数制御信号を入力し、ゲート回
路に第２の発振周波数制御信号を入力し、前記第１のア
ンダーのオーバフロー１ご号を前記ゲート回路のコント
ロール端子に入力し、オーバフロー信号がある時は、前
記第２の発振周波ｔｉ制御信号を該ゲート回路を通して
前記第２のアンダーの第１入力端子に出力し、オーバフ
ロー１ｇ号がない時は、前記第２の発振周波叔制１ｉ１
１１６号を前記第２のアンダーの第１入力端子に出力せ
ず、前記第１のアンダーの加算出力を前記第２のアンダ
ーの第２入力端子に入力し、該第２のアンダーの加算出
力を前記レジスターに入力し、該レジスターはクロック
信号が入力された時に前記第２のアンダーの加算出力を
取込み保持し、かつ、その出力信号を前記第１のアンダ
ーの第２入力端子に人力するようにしたことを特徴とす
るデジタル発振器。 ）４）、前記第２の発振周波数制御信号とレジスターの
出力信号とを入力信号とする波形変換器を有すること−
ｑ＊徴とする特許請求の範囲第（３）項に記載のデジタ
ル発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171901A JPS5873227A (ja) | 1981-10-27 | 1981-10-27 | デジタル発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171901A JPS5873227A (ja) | 1981-10-27 | 1981-10-27 | デジタル発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5873227A true JPS5873227A (ja) | 1983-05-02 |
| JPH037163B2 JPH037163B2 (ja) | 1991-01-31 |
Family
ID=15931907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56171901A Granted JPS5873227A (ja) | 1981-10-27 | 1981-10-27 | デジタル発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873227A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6160009A (ja) * | 1984-08-31 | 1986-03-27 | Nec Home Electronics Ltd | 階段波形発生回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5547040U (ja) * | 1978-09-19 | 1980-03-27 |
-
1981
- 1981-10-27 JP JP56171901A patent/JPS5873227A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5547040U (ja) * | 1978-09-19 | 1980-03-27 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6160009A (ja) * | 1984-08-31 | 1986-03-27 | Nec Home Electronics Ltd | 階段波形発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH037163B2 (ja) | 1991-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2508616B2 (ja) | サンプリングレ―トコンバ―タ | |
| US4800342A (en) | Frequency synthesizer of the fractional type | |
| US5128623A (en) | Direct digital synthesizer/direct analog synthesizer hybrid frequency synthesizer | |
| CN1134109C (zh) | 锁相环频率合成器 | |
| US5349310A (en) | Digitally controlled fractional frequency synthesizer | |
| US6150855A (en) | Phase-locked loop and resulting frequency multiplier | |
| US4845727A (en) | Divider circuit | |
| GB2055268A (en) | Digital phase comparator circuit | |
| US4684897A (en) | Frequency correction apparatus | |
| US5521534A (en) | Numerically controlled oscillator for generating a digitally represented sine wave output signal | |
| US5070254A (en) | Pulse generators with constant mark/space ratio and small phase modulation jitter | |
| US5089981A (en) | Hybrid form digital filter | |
| JPS5873227A (ja) | デジタル発振器 | |
| US4310803A (en) | Bandpass filter circuit | |
| RU2030092C1 (ru) | Цифровой синтезатор частот | |
| US5977838A (en) | High-speed phase-locked loop circuit | |
| US6191657B1 (en) | Frequency synthesizer with a phase-locked loop with multiple fractional division | |
| EP0076009B1 (en) | Tuning circuit incorporating a frequency synthesizer circuit | |
| JPS58146114A (ja) | レベルコントロ−ル回路 | |
| US5039987A (en) | Circuit for converting a phase signal to an amplitude signal | |
| JPH06112980A (ja) | 正弦出力信号を発生するための装置 | |
| JPS62141974A (ja) | Ｐｗｍ信号切換装置 | |
| SU675585A1 (ru) | Селектор сигналов с угловой модул цией | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH042216A (ja) | 周波数変換回路 |