JPH0537370A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0537370A JPH0537370A JP3162640A JP16264091A JPH0537370A JP H0537370 A JPH0537370 A JP H0537370A JP 3162640 A JP3162640 A JP 3162640A JP 16264091 A JP16264091 A JP 16264091A JP H0537370 A JPH0537370 A JP H0537370A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- output
- controlled oscillator
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】所望の出力周波数に応じてループ中の電圧制御
発振回路部の変換利得を制御することで、広帯域にわた
りループの安定を保ったり、また出力周波数切替時の早
いロックアップタイムを達成する。 【構成】ＰＬＬ回路において、電圧制御発振回路９は電
圧制御発振器３と第二のプログラマブル分周器８で構成
する。ＰＬＬの出力周波数は第一のプログラマブル分周
器の分周比Ｎを切替ることで変化するが、この時、出力
周波数に関与しない第二の分周器の分周比Ｍの値を制御
信号により制御し、ループゲインを所望の値に設定でき
る。また、電圧制御発振回路９の変換利得を変えること
で、出力周波数切替時にローパスフィルタ２の出力電圧
が変わることない。
発振回路部の変換利得を制御することで、広帯域にわた
りループの安定を保ったり、また出力周波数切替時の早
いロックアップタイムを達成する。 【構成】ＰＬＬ回路において、電圧制御発振回路９は電
圧制御発振器３と第二のプログラマブル分周器８で構成
する。ＰＬＬの出力周波数は第一のプログラマブル分周
器の分周比Ｎを切替ることで変化するが、この時、出力
周波数に関与しない第二の分周器の分周比Ｍの値を制御
信号により制御し、ループゲインを所望の値に設定でき
る。また、電圧制御発振回路９の変換利得を変えること
で、出力周波数切替時にローパスフィルタ２の出力電圧
が変わることない。
Description
【０００１】
【産業上の利用分野】本発明は、周波数シンセサイザに
関する。
関する。
【０００２】
【従来の技術】図３（ａ）に従来の周波数シンセサイザ
の構成を示す。図において１は位相比較器、２はローパ
スフィルタ、３は電圧制御発振器、４は第一のプログラ
マブル分周器、５は電圧生成回路、６は電圧加算器であ
る。電圧制御発振器３は印加する電圧によって発振周波
数を制御できるものであり、この出力が本周波数シンセ
サイザの出力Ｆoutになる。一方、電圧制御発振器３の
出力は、第一のプログラマブル分周器４に入力され制御
情報に基づきＮ分周された後、位相比較器１に入力され
る。位相比較器１には基準発振器７からの基準クロック
ｆが入力され、分周器からの信号との位相差が検出され
る。位相比較され出力される位相誤差信号は、ローパス
フィルタ２を介して加算器６に入力され、制御情報に基
づき電圧生成回路５で生成されたオフセット電圧に加算
されて電圧制御発振器に入力される。このように構成さ
れた周波数シンセサイザは、公知の通り第一のプログラ
マブル分周器４の分周比ＮによりＦout＝Ｎ・ｆなる周波
数を出力する。
の構成を示す。図において１は位相比較器、２はローパ
スフィルタ、３は電圧制御発振器、４は第一のプログラ
マブル分周器、５は電圧生成回路、６は電圧加算器であ
る。電圧制御発振器３は印加する電圧によって発振周波
数を制御できるものであり、この出力が本周波数シンセ
サイザの出力Ｆoutになる。一方、電圧制御発振器３の
出力は、第一のプログラマブル分周器４に入力され制御
情報に基づきＮ分周された後、位相比較器１に入力され
る。位相比較器１には基準発振器７からの基準クロック
ｆが入力され、分周器からの信号との位相差が検出され
る。位相比較され出力される位相誤差信号は、ローパス
フィルタ２を介して加算器６に入力され、制御情報に基
づき電圧生成回路５で生成されたオフセット電圧に加算
されて電圧制御発振器に入力される。このように構成さ
れた周波数シンセサイザは、公知の通り第一のプログラ
マブル分周器４の分周比ＮによりＦout＝Ｎ・ｆなる周波
数を出力する。
【０００３】
【発明が解決しようとする課題】従来の技術では、図３
（ｂ）のように、周波数切替え時に電圧制御発振器３の
出力周波数の変化分（ｆ2−ｆ1）に相当する入力電圧の
変化ΔＶを制御情報に基づき電圧生成回路５で生成する
オフセット電圧を変化させることでローパスフィルタ２
の出力電圧の変化を抑え、ロックアップタイムを早めよ
うとしていた。しかし、このような周波数シンセサイザ
を広帯域で動作させるような場合、その広域な出力周波
数帯をカバーするため電圧制御発振器３の変換利得Ｋｏ
を大きくしなければならず、また、第一のプログラマブ
ル分周器の分周比Ｎの変化によりループゲインも変動
し、位相雑音や、系の応答特性が変化するなどの問題が
あった。またこのような問題に対しては、特開平１−１
４３４２０号公報のようにループ中の位相比較器の変換
利得を制御し、ループゲインを一定に保つなどの技術が
知られているが、周波数切替により電圧制御発振器に印
加するローパスフィルタの出力電圧が変わるため、図３
（ａ）のような構成に比べロックアップタイムがかかる
という問題があった。
（ｂ）のように、周波数切替え時に電圧制御発振器３の
出力周波数の変化分（ｆ2−ｆ1）に相当する入力電圧の
変化ΔＶを制御情報に基づき電圧生成回路５で生成する
オフセット電圧を変化させることでローパスフィルタ２
の出力電圧の変化を抑え、ロックアップタイムを早めよ
うとしていた。しかし、このような周波数シンセサイザ
を広帯域で動作させるような場合、その広域な出力周波
数帯をカバーするため電圧制御発振器３の変換利得Ｋｏ
を大きくしなければならず、また、第一のプログラマブ
ル分周器の分周比Ｎの変化によりループゲインも変動
し、位相雑音や、系の応答特性が変化するなどの問題が
あった。またこのような問題に対しては、特開平１−１
４３４２０号公報のようにループ中の位相比較器の変換
利得を制御し、ループゲインを一定に保つなどの技術が
知られているが、周波数切替により電圧制御発振器に印
加するローパスフィルタの出力電圧が変わるため、図３
（ａ）のような構成に比べロックアップタイムがかかる
という問題があった。
【０００４】
【課題を解決するための手段】本発明の周波数シンセサ
イザは、電圧制御発振器からの発振出力を制御情報に基
づき分周するプログラマブル分周器と、前記分周出力と
基準発振器からの基準クロックとの位相差を検出する位
相比較器と、前記位相比較器からの位相誤差信号を入力
し直流電圧に変換して電圧制御発振器に入力するローパ
スフィルタと、制御情報によって変換利得の制御が可能
な電圧制御発振器、もしくは、ループ中に電圧制御発振
器に縦続接続された機能回路と電圧制御発振器とで構成
される電圧制御発振回路で、前記機能回路を制御するこ
とでその変換利得が制御できる前記電圧制御発振回路と
からなる。
イザは、電圧制御発振器からの発振出力を制御情報に基
づき分周するプログラマブル分周器と、前記分周出力と
基準発振器からの基準クロックとの位相差を検出する位
相比較器と、前記位相比較器からの位相誤差信号を入力
し直流電圧に変換して電圧制御発振器に入力するローパ
スフィルタと、制御情報によって変換利得の制御が可能
な電圧制御発振器、もしくは、ループ中に電圧制御発振
器に縦続接続された機能回路と電圧制御発振器とで構成
される電圧制御発振回路で、前記機能回路を制御するこ
とでその変換利得が制御できる前記電圧制御発振回路と
からなる。
【０００５】
【作用】上記構成において、電圧制御発振回路は制御情
報により変換利得を切替えることができるので、例え
ば、ローパスフィルタの出力電圧を変えることなく電圧
制御発振器の出力周波数を変えることでロックアップタ
イムの短縮を図ることが可能であり、また、制御情報に
よりループゲインを所望値に設定することもできるの
で、広帯域にわたり、系の安定化を図ることもできる。
報により変換利得を切替えることができるので、例え
ば、ローパスフィルタの出力電圧を変えることなく電圧
制御発振器の出力周波数を変えることでロックアップタ
イムの短縮を図ることが可能であり、また、制御情報に
よりループゲインを所望値に設定することもできるの
で、広帯域にわたり、系の安定化を図ることもできる。
【０００６】
【実施例】図１は本発明の一実施例を示す図である。第
一のプログラマブル分周器４によって分周された本周波
数シンセサイザの出力Ｆoutと、基準発振器７からの基
準クロックｆの位相差を検出する位相比較器１、位相比
較後の位相誤差信号を入力するローパスフィルタ２、ロ
ーパスフィルタ２の直流電圧出力が印加される電圧制御
発振器３、電圧制御発振器３の出力周波数を制御情報に
基づき分周する第二のプログラマブル分周器８、及び第
二のプログラマブル分周器８の出力を入力し、制御情報
に基づき分周を行なう第一のプログラマブル分周器４か
ら構成される。
一のプログラマブル分周器４によって分周された本周波
数シンセサイザの出力Ｆoutと、基準発振器７からの基
準クロックｆの位相差を検出する位相比較器１、位相比
較後の位相誤差信号を入力するローパスフィルタ２、ロ
ーパスフィルタ２の直流電圧出力が印加される電圧制御
発振器３、電圧制御発振器３の出力周波数を制御情報に
基づき分周する第二のプログラマブル分周器８、及び第
二のプログラマブル分周器８の出力を入力し、制御情報
に基づき分周を行なう第一のプログラマブル分周器４か
ら構成される。
【０００７】次に動作について説明する。電圧制御発振
器３の出力発振周波数をＭ分周した第二のプログラマブ
ル分周器８の出力である本周波数シンセサイザの出力周
波数Ｆoutは、第一のプログラマブル分周器４でＮ分周
された後位相比較器１に入力され、基準発振器７からの
基準クロックｆと位相比較が行なわれる。この位相差が
無くなるようフィードバックがなされるので、本周波数
シンセサイザがロックした状態で、出力及び入力の周波
数Ｆout、ｆはＦout＝Ｎ・ｆなる関係が満たされる。こ
こで第二のプログラマブル分周器の分周比Ｍは、出力周
波数Ｆoutに対し何ら関与していない。ところで本周波
数シンセサイザのループゲインＧは次式で示される。
器３の出力発振周波数をＭ分周した第二のプログラマブ
ル分周器８の出力である本周波数シンセサイザの出力周
波数Ｆoutは、第一のプログラマブル分周器４でＮ分周
された後位相比較器１に入力され、基準発振器７からの
基準クロックｆと位相比較が行なわれる。この位相差が
無くなるようフィードバックがなされるので、本周波数
シンセサイザがロックした状態で、出力及び入力の周波
数Ｆout、ｆはＦout＝Ｎ・ｆなる関係が満たされる。こ
こで第二のプログラマブル分周器の分周比Ｍは、出力周
波数Ｆoutに対し何ら関与していない。ところで本周波
数シンセサイザのループゲインＧは次式で示される。
【０００８】 Ｇ＝Ｋｄ・Ｆｏ・Ｋｏ／（Ｎ・Ｍ） （１） ここで Ｋｄは位相比較器１の変換利得 Ｆｏはローパスフィルタ２の変換利得 Ｋｏは電圧制御発振器３の変換利得 Ｎ，Ｍはそれぞれ第一及び第二のプログラマブル分周器
の分周比 である。従ってここで、ループゲインを示す（１）式中
で外部からの制御が可能な（Ｎ・Ｍ）の値を制御情報に
よって制御することで、ループゲインを所望な値に設定
することが可能である。第一のプログラマブル分周器の
分周比Ｎは、出力周波数により規定された値であるが、
第二のプログラマブル分周器の分周比Ｍの値は、前述の
通り出力周波数Ｆoutに規定されるファクタではなく、
すなわちＮとは独立したものなので、Ｍの値を制御して
（Ｎ・Ｍ）の値を決定することで起こる弊害はない。こ
こで例えば（Ｎ・Ｍ）を一定値にするような制御の場
合、出力発振周波数の切替えによるループゲインの変動
を抑え、出力周波数に依存しない応答特性をもたせるこ
とで系の安定化を図ることができる。
の分周比 である。従ってここで、ループゲインを示す（１）式中
で外部からの制御が可能な（Ｎ・Ｍ）の値を制御情報に
よって制御することで、ループゲインを所望な値に設定
することが可能である。第一のプログラマブル分周器の
分周比Ｎは、出力周波数により規定された値であるが、
第二のプログラマブル分周器の分周比Ｍの値は、前述の
通り出力周波数Ｆoutに規定されるファクタではなく、
すなわちＮとは独立したものなので、Ｍの値を制御して
（Ｎ・Ｍ）の値を決定することで起こる弊害はない。こ
こで例えば（Ｎ・Ｍ）を一定値にするような制御の場
合、出力発振周波数の切替えによるループゲインの変動
を抑え、出力周波数に依存しない応答特性をもたせるこ
とで系の安定化を図ることができる。
【０００９】また図１において、電圧制御発振器３と、
電圧制御発振器３にループ中縦続に付随する第二のプロ
グラマブル分周器８とを、この周波数シンセサイザ中の
電圧制御発振回路９とみなすと、この電圧制御発振回路
９全体の利得Ｋｏ’は、すなわち、Ｋｏ／Ｍで表され、
外部からの制御情報によっての利得の変えられる電圧制
御発振器ともみることができる。この場合、図５のよう
に、第二のプログラマブル分周器８の分周比Ｍにより利
得を制御することでローパスフィルタ２の出力電圧Ｖｏ
を一定のまま発振周波数を切替えることが可能であり、
従来例のようにローパスフィルタの出力電圧を一定に保
ちつつ電圧制御発振器への入力電圧を変化させるための
オフセット電圧を用いることなくロックアップタイムを
早くすることも可能である。
電圧制御発振器３にループ中縦続に付随する第二のプロ
グラマブル分周器８とを、この周波数シンセサイザ中の
電圧制御発振回路９とみなすと、この電圧制御発振回路
９全体の利得Ｋｏ’は、すなわち、Ｋｏ／Ｍで表され、
外部からの制御情報によっての利得の変えられる電圧制
御発振器ともみることができる。この場合、図５のよう
に、第二のプログラマブル分周器８の分周比Ｍにより利
得を制御することでローパスフィルタ２の出力電圧Ｖｏ
を一定のまま発振周波数を切替えることが可能であり、
従来例のようにローパスフィルタの出力電圧を一定に保
ちつつ電圧制御発振器への入力電圧を変化させるための
オフセット電圧を用いることなくロックアップタイムを
早くすることも可能である。
【００１０】図２に更なる実施例を示す。これは、第一
のプログラマブル分周器４によって分周された本周波数
シンセサイザの出力Ｆoutと、基準発振器７からの基準
クロックの位相差ｆを検出する位相比較器１、位相比較
後出力される位相誤差信号が入力されるローパスフィル
タ２、ローパスフィルタ２の直流電圧出力が入力される
ゲイン変換回路１０、制御情報に基づきゲイン変換回路
１０において利得の変換された出力電圧が印加される電
圧制御発振器３、及び電圧制御発振器３の出力発振周波
数を制御情報に基づき分周する第一のプログラマブル分
周器４から構成される。
のプログラマブル分周器４によって分周された本周波数
シンセサイザの出力Ｆoutと、基準発振器７からの基準
クロックの位相差ｆを検出する位相比較器１、位相比較
後出力される位相誤差信号が入力されるローパスフィル
タ２、ローパスフィルタ２の直流電圧出力が入力される
ゲイン変換回路１０、制御情報に基づきゲイン変換回路
１０において利得の変換された出力電圧が印加される電
圧制御発振器３、及び電圧制御発振器３の出力発振周波
数を制御情報に基づき分周する第一のプログラマブル分
周器４から構成される。
【００１１】前述の実施例の通り周波数シンセサイザ
は、位相比較器１に入力される基準発振器からの基準ク
ロックｆと第一のプログラマブル分周器でＮ分周された
出力周波数Ｆout／Ｎとの位相差をなくすようフィード
バックがなされるので、ロックした状態でＦout＝Ｎ・
ｆなる関係が満たされる。またこの場合のループゲイン
Ｇは次式で示される。
は、位相比較器１に入力される基準発振器からの基準ク
ロックｆと第一のプログラマブル分周器でＮ分周された
出力周波数Ｆout／Ｎとの位相差をなくすようフィード
バックがなされるので、ロックした状態でＦout＝Ｎ・
ｆなる関係が満たされる。またこの場合のループゲイン
Ｇは次式で示される。
【００１２】 Ｇ＝Ｋｄ・Ｆｏ・Ｋｏ・Ｋｇ／Ｎ （２） Ｋｇはゲイン変換回路の利得であり、その他は前述の通
りである。ゲイン変換回路は、例えば、図６のＶＩ変換
回路１２、乗算回路１３、ＩＶ変換回路１３のように構
成される。ローパスフィルタ２の直流電圧出力は、ＶＩ
変換回路１２に入力され電流値Ｉｏに変換される。乗算
回路１３ではＶＩ変換回路１２で変換された電流値Ｉｏ
を制御情報をもとにＭ倍し、ＩＶ変換回路１４に入力
し、再び、電圧値Ｍ・Ｖ2として電圧制御発振器３に印加
する。すなわち、このゲイン変換回路の変換利得Ｋｇは
Ｍ・Ｖ2／Ｖ1で表される。ここでＶ2／Ｖ1はゲイン変換
回路の構成によって定まる固定値であり、従って、式
（２）で示されるループゲインＧは、制御情報によって
制御が可能な値Ｍを含むことにより第一のプログラマブ
ル分周器４の分周比Ｎ、つまり出力周波数にかかわらず
所望の値に設定できる。例えばＭ／Ｎを一定値に保つよ
うな制御の場合、この周波数シンセサイザの出力周波数
Ｆoutに依存せずループゲインは常に一定に保たれるの
で、出力周波数の切替により応答特性が変化するといっ
たことがなく、系の安定が損なわれるということはな
い。
りである。ゲイン変換回路は、例えば、図６のＶＩ変換
回路１２、乗算回路１３、ＩＶ変換回路１３のように構
成される。ローパスフィルタ２の直流電圧出力は、ＶＩ
変換回路１２に入力され電流値Ｉｏに変換される。乗算
回路１３ではＶＩ変換回路１２で変換された電流値Ｉｏ
を制御情報をもとにＭ倍し、ＩＶ変換回路１４に入力
し、再び、電圧値Ｍ・Ｖ2として電圧制御発振器３に印加
する。すなわち、このゲイン変換回路の変換利得Ｋｇは
Ｍ・Ｖ2／Ｖ1で表される。ここでＶ2／Ｖ1はゲイン変換
回路の構成によって定まる固定値であり、従って、式
（２）で示されるループゲインＧは、制御情報によって
制御が可能な値Ｍを含むことにより第一のプログラマブ
ル分周器４の分周比Ｎ、つまり出力周波数にかかわらず
所望の値に設定できる。例えばＭ／Ｎを一定値に保つよ
うな制御の場合、この周波数シンセサイザの出力周波数
Ｆoutに依存せずループゲインは常に一定に保たれるの
で、出力周波数の切替により応答特性が変化するといっ
たことがなく、系の安定が損なわれるということはな
い。
【００１３】また、図２において、ループ中電圧制御発
振器３に縦続に接続されるゲイン変換回路１０と電圧制
御発振器３を本周波数シンセサイザの電圧制御発振回路
１１とみなすと、この電圧制御発振回路全体の利得Ｋ
ｏ’は(Ｍ・Ｋo)であり、外部からの制御情報によって利
得の変えられる電圧制御発振器ということもできる。す
なわち、ゲイン変換回路への制御情報により電圧制御発
振器回路の利得が変わり、図３（ｃ）のようにローパス
フィルタの出力電圧Ｖｏを一定のまま出力周波数を切替
ることもできるので、従来例のようにローパスフィルタ
の出力電圧を一定に保ちつつ電圧制御発振器の発振周波
数を切替るために必要なオフセット電圧を用いずに、ロ
ックアップタイムを早くすることが可能である。
振器３に縦続に接続されるゲイン変換回路１０と電圧制
御発振器３を本周波数シンセサイザの電圧制御発振回路
１１とみなすと、この電圧制御発振回路全体の利得Ｋ
ｏ’は(Ｍ・Ｋo)であり、外部からの制御情報によって利
得の変えられる電圧制御発振器ということもできる。す
なわち、ゲイン変換回路への制御情報により電圧制御発
振器回路の利得が変わり、図３（ｃ）のようにローパス
フィルタの出力電圧Ｖｏを一定のまま出力周波数を切替
ることもできるので、従来例のようにローパスフィルタ
の出力電圧を一定に保ちつつ電圧制御発振器の発振周波
数を切替るために必要なオフセット電圧を用いずに、ロ
ックアップタイムを早くすることが可能である。
【００１４】
【発明の効果】本発明によれば、電圧制御発振回路に制
御情報を送り、その変換利得を制御することが可能であ
り、出力周波数に依存することなくループゲインを所望
の値に設定できるので広帯域にわたる動作の安定化が図
れる。また、ローパスフィルタの出力電圧を変化させる
ことなく電圧制御発振回路の出力周波数を切替ることも
できるので、周波数切替時のロックアップタイムの短縮
を図ることができる。
御情報を送り、その変換利得を制御することが可能であ
り、出力周波数に依存することなくループゲインを所望
の値に設定できるので広帯域にわたる動作の安定化が図
れる。また、ローパスフィルタの出力電圧を変化させる
ことなく電圧制御発振回路の出力周波数を切替ることも
できるので、周波数切替時のロックアップタイムの短縮
を図ることができる。
【図１】本発明の一実施例のブロック図、
【図２】本発明の第二の実施例のブロック図、
【図３】従来例回路のブロック図、および入出力特性
図、
図、
【図４】本発明の第二の実施例のゲイン変換回路のブロ
ック図。
ック図。
【符号の説明】 １…位相比較器、２…ローパスフィルタ、３…電圧制御
発振器、４…第一のプログラマブル分周器、７…基準発
振器、８…第二のプログラマブル分周器、９…第一の電
圧制御発振回路。
発振器、４…第一のプログラマブル分周器、７…基準発
振器、８…第二のプログラマブル分周器、９…第一の電
圧制御発振回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9182−5Ｊ Ｈ０３Ｌ 7/08 Ｅ (72)発明者 堀田 龍太郎 横浜市戸塚区吉田町292番地株式会社日立 製作所マイクロエレクトロニクス機器開発 研究所内 (72)発明者 長谷 健一 横浜市戸塚区吉田町292番地株式会社日立 製作所マイクロエレクトロニクス機器開発 研究所内 (72)発明者 木村 博 横浜市戸塚区吉田町292番地株式会社日立 製作所マイクロエレクトロニクス機器開発 研究所内 (72)発明者 浦上 憲 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体設計開発センタ内
Claims (1)
- 【特許請求の範囲】 【請求項１】プログラマブル分周器で分周された電圧制
御発振器の発振出力と基準発振器からの基準クロックと
の位相差を位相比較器で検出し、前記位相比較器より出
力される位相誤差信号をローパスフィルタを介して前記
電圧制御発振器に印加し、その出力発振周波数を出力と
する周波数シンセサイザにおいて、制御情報により変換
利得の制御を可能とするか、もしくは、制御情報により
ループ中に縦続接続された付随する回路を制御すること
で、それを含めた電圧制御発振回路部の変換利得の制御
を可能とする電圧制御発振器を備えることを特徴とする
周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162640A JPH0537370A (ja) | 1991-07-03 | 1991-07-03 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162640A JPH0537370A (ja) | 1991-07-03 | 1991-07-03 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537370A true JPH0537370A (ja) | 1993-02-12 |
Family
ID=15758465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162640A Pending JPH0537370A (ja) | 1991-07-03 | 1991-07-03 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537370A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154071A (en) * | 1997-08-27 | 2000-11-28 | Nec Corporation | PLL circuit |
| JP2006222939A (ja) * | 2005-01-14 | 2006-08-24 | Asahi Kasei Microsystems Kk | Ｐｌｌ回路 |
| JP2009194613A (ja) * | 2008-02-14 | 2009-08-27 | Panasonic Corp | シンセサイザと、これを用いた受信装置及び電子機器 |
-
1991
- 1991-07-03 JP JP3162640A patent/JPH0537370A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154071A (en) * | 1997-08-27 | 2000-11-28 | Nec Corporation | PLL circuit |
| JP2006222939A (ja) * | 2005-01-14 | 2006-08-24 | Asahi Kasei Microsystems Kk | Ｐｌｌ回路 |
| JP2009194613A (ja) * | 2008-02-14 | 2009-08-27 | Panasonic Corp | シンセサイザと、これを用いた受信装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| JP2985489B2 (ja) | 位相同期ループ | |
| EP0085615A2 (en) | Phase-locked loop circuit | |
| CA2125443C (en) | Digitally controlled fractional frequency synthesizer | |
| US7180377B1 (en) | Method and apparatus for a hybrid phase lock loop frequency synthesizer | |
| JP2001094419A (ja) | Ｐｌｌ回路 | |
| JPS6256689B2 (ja) | ||
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| US5471502A (en) | Bit clock regeneration circuit for PCM data, implementable on integrated circuit | |
| JP2006514485A (ja) | 位相ロックループ回路 | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| JPH01157123A (ja) | 周波数ロックループの周波数検出器 | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| AU750763B2 (en) | Frequency synthesiser | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS63305619A (ja) | Ｐｌｌシンセサイザ装置 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP3564424B2 (ja) | Ｐｌｌ回路 | |
| JPH0733467Y2 (ja) | ディジタル位相同期ループ回路 | |
| JP2004096470A (ja) | 位相ロックドループ回路 | |
| JPH0823274A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS6333739B2 (ja) | ||
| JPH033420A (ja) | Ｐｌｌ回路 | |
| JPH10215168A (ja) | Ｖｃｘｏを用いたｐｌｌ発振器 |