JPS5873657U - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS5873657U JPS5873657U JP16701681U JP16701681U JPS5873657U JP S5873657 U JPS5873657 U JP S5873657U JP 16701681 U JP16701681 U JP 16701681U JP 16701681 U JP16701681 U JP 16701681U JP S5873657 U JPS5873657 U JP S5873657U
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- memory
- control device
- communication control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案を通信制御装置の回線走査機構に適用し
た例のブロック図、第２図はデータ送信時の第１図にお
けるＳＤ線およびＣＤ線の状態を示す図である。第３図
および第４図はＣＤオフと監視してデータ送信を行なう
必要性の説明に用いる図である。 １・・・・・・主制御ユニット、２−・・・・・・デー
タ格納メモリ、３・・・・・・第１送信レジスタ、４・
・・・・・第２送信レジスタ、５・・・・・・１キャラ
クタ送信完了検出回路、６・・・・・・ＣＤオフ監視回
路、７・・・・・・アドレス発生回路、訃・・・・・第
２送信レジスタセツト信号、９・・・・・・第１送信レ
ジスタセツト信号、１０・・・・・・アドレス更新指示
信号、１１・・・・・・送信データ書込みバス、１２・
・・・・・データ書込み指示信号、１３・・・・・・ア
ドレスバス、１−４・・・・・−３Ｄ線（送信データ）
、１５・・・・・・ＣＤ線（キャリア検出）。 ７７′１ １ ／／ 図
た例のブロック図、第２図はデータ送信時の第１図にお
けるＳＤ線およびＣＤ線の状態を示す図である。第３図
および第４図はＣＤオフと監視してデータ送信を行なう
必要性の説明に用いる図である。 １・・・・・・主制御ユニット、２−・・・・・・デー
タ格納メモリ、３・・・・・・第１送信レジスタ、４・
・・・・・第２送信レジスタ、５・・・・・・１キャラ
クタ送信完了検出回路、６・・・・・・ＣＤオフ監視回
路、７・・・・・・アドレス発生回路、訃・・・・・第
２送信レジスタセツト信号、９・・・・・・第１送信レ
ジスタセツト信号、１０・・・・・・アドレス更新指示
信号、１１・・・・・・送信データ書込みバス、１２・
・・・・・データ書込み指示信号、１３・・・・・・ア
ドレスバス、１−４・・・・・−３Ｄ線（送信データ）
、１５・・・・・・ＣＤ線（キャリア検出）。 ７７′１ １ ／／ 図
Claims (1)
- モデムおよび通信回線を介して端末装置等に接続されて
、データの送受信を行なう通信制御装置において、送信
データを格納す乞メモリと、該メモリから読み出した送
信データを格納する第１めレジスタと、該第１のレジス
タ内の送信データを取り込んで回線へビット直列に送出
するために用いる第２のレジスタを有し、モデムインタ
フェースのＣＤ信号を監視してＣＤ信号がオフとなるま
では、第１のレジスタに置かれたデータを繰り返し送出
する手段と、ＣＤ信号がオフになるとメモリに格納され
ているデータを第１のレジスタに読み出し送信し、それ
以降は、順次メモリからデータを読み出して第１のレジ
スタにセットしてデータ送信を行なう手段とを有するこ
とを特徴とする通、信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16701681U JPS5873657U (ja) | 1981-11-11 | 1981-11-11 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16701681U JPS5873657U (ja) | 1981-11-11 | 1981-11-11 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5873657U true JPS5873657U (ja) | 1983-05-18 |
Family
ID=29959139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16701681U Pending JPS5873657U (ja) | 1981-11-11 | 1981-11-11 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873657U (ja) |
-
1981
- 1981-11-11 JP JP16701681U patent/JPS5873657U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2579170B2 (ja) | メモリカード | |
| JPS5984668U (ja) | 車両運行記録装置 | |
| JPH0122300Y2 (ja) | ||
| JPS58108546U (ja) | デ−タ送受信装置 | |
| JPH0328104B2 (ja) | ||
| JPS6010947A (ja) | 通信制御装置 | |
| JPS58108547U (ja) | デ−タ転送装置 | |
| JPS59159059U (ja) | デ−タ伝送装置 | |
| JPS60145765U (ja) | フアクシミリ装置 | |
| JPS5883852U (ja) | インタ−フエイス回路 | |
| JPH0744568B2 (ja) | データ送出制御方法 | |
| JPS59185792U (ja) | 高速メモリアドレツシング装置 | |
| JPH02138351U (ja) | ||
| JPS59108951U (ja) | 情報処理装置 | |
| JPS59100337U (ja) | Ｄｍａ制御回路 | |
| JPS58546U (ja) | フアクシミリ装置 | |
| JPS5837248U (ja) | デ−タ書き替え回路 | |
| JPS63260235A (ja) | 送信制御方式 | |
| JPS59170933A (ja) | プリンタにおける入力デ−タ制御装置 | |
| JPS6389152U (ja) | ||
| JPS60153047U (ja) | デ−タ通信装置 | |
| JPS5917469B2 (ja) | デ−タの書き込み方式 | |
| JPS6020655U (ja) | 非同期バス結合方式コンピユ−タシステムの異常監視装置 | |
| JPH01139646U (ja) | ||
| JPS5824899U (ja) | 緊急車両接近判別装置 |