JPS59100337U - Ｄｍａ制御回路 - Google Patents
Ｄｍａ制御回路Info
- Publication number
- JPS59100337U JPS59100337U JP19440482U JP19440482U JPS59100337U JP S59100337 U JPS59100337 U JP S59100337U JP 19440482 U JP19440482 U JP 19440482U JP 19440482 U JP19440482 U JP 19440482U JP S59100337 U JPS59100337 U JP S59100337U
- Authority
- JP
- Japan
- Prior art keywords
- dma
- cpu
- memory access
- control circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図面は本考案の一実施例を示すもので、第１図は回路構
成を示すブロック図、第２図は動作を説明するためのタ
イミングチャートである。 １１・・・ｃｐｕ、１２・・・ＤＭＡコントローラ、１
３・・・ＣＰＵ待機制御回路、１４・・・ＤＭＡＣ制御
回路。
成を示すブロック図、第２図は動作を説明するためのタ
イミングチャートである。 １１・・・ｃｐｕ、１２・・・ＤＭＡコントローラ、１
３・・・ＣＰＵ待機制御回路、１４・・・ＤＭＡＣ制御
回路。
Claims (1)
- ＣＰＵ及びメモリを備えると共に上記メモリに対するＤ
ＭＡ転送機能を備えた情報処理装置において、ＤＭＡ転
送中に上記ＣＰＵからメモリアク・セス要求が出力され
た際にその状態を検出して上記ＤＭＡ転送が終了するま
で上記ＣＰＵにメモリアクセス待機信号を与える手段と
、上記ＣＰＵのメモリアクセス実行中にＤＭＡ転送要求
が出力された際にその状態を検出して上記ＣＰＬＩのメ
モリアクセス実行終了まで上記ＤＭＡ転送機能にＤＭＡ
転送待機信号を与える手段とを具備したことを特徴とす
るＤＭＡ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19440482U JPS59100337U (ja) | 1982-12-22 | 1982-12-22 | Ｄｍａ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19440482U JPS59100337U (ja) | 1982-12-22 | 1982-12-22 | Ｄｍａ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59100337U true JPS59100337U (ja) | 1984-07-06 |
Family
ID=30417867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19440482U Pending JPS59100337U (ja) | 1982-12-22 | 1982-12-22 | Ｄｍａ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59100337U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128731A (ja) * | 1974-09-04 | 1976-03-11 | Tokyo Shibaura Electric Co | |
| JPS5326632A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Common memory control unit |
-
1982
- 1982-12-22 JP JP19440482U patent/JPS59100337U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128731A (ja) * | 1974-09-04 | 1976-03-11 | Tokyo Shibaura Electric Co | |
| JPS5326632A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Common memory control unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5984668U (ja) | 車両運行記録装置 | |
| JPS59118200U (ja) | バブルメモリ装置 | |
| JPS5851352U (ja) | アナログ入力コントロ−ラ | |
| JPS6095654U (ja) | デ−タ転送制御装置 | |
| JPS5992929U (ja) | Ｄｍａ装置のメモリ監視装置 | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS60103234U (ja) | 電子式キヤツシユレジスタの電源回路 | |
| JPS58108548U (ja) | 端末プリンタ装置 | |
| JPS6020655U (ja) | 非同期バス結合方式コンピユ−タシステムの異常監視装置 | |
| JPS61133844U (ja) | ||
| JPS60120563U (ja) | 磁気デイスク記憶装置 | |
| JPS60163529U (ja) | ポ−ズモ−ド制御装置 | |
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPH0181794U (ja) | ||
| JPS58183539U (ja) | 停電処理回路 | |
| JPS60111854U (ja) | 燃焼制御回路 | |
| JPS5846193U (ja) | 論理入力回路 | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS59122626U (ja) | 読取制御装置 | |
| JPS60135939U (ja) | 処理装置の暴走検出回路 | |
| JPS58164028U (ja) | 入出力デ−タ・バツフア装置 | |
| JPS5945643U (ja) | 信号制御回路 | |
| JPS59127363U (ja) | プロセツサ−制御監視装置の機能動作試験装置 | |
| JPS5858644U (ja) | 電源オンオフ監視装置 | |
| JPS59174629U (ja) | 入力回路 |